cmos電路和cmos器件的特點(diǎn)以及優(yōu)化分析
信息來(lái)源：本站 日期：2017-08-11
CMOS的特性
CMOS電路和CMOS器件具有如下特性：
(1)功耗低。
(2)可以在低電壓下丁作/工作電壓范圍寬。
(3)噪聲余量大。
(4)容易集成化。
(5)輸入阻抗高。
(6)基于輸入電容的暫存記憶。
功耗低
CMOS器件具有宏大市場(chǎng)的最大理由就是功率耗費低。正如將CMOS反相器電路（圖10.4）置換為等效電路（圖10.5）時(shí)所看到的那樣，不管輸入的信號是“L”電平還是“H”電平，p溝MOS晶體管和n溝MOS晶體管中總有一個(gè)OFF，處于切斷／高阻抗狀態(tài)。就是說(shuō)，在穩定狀態(tài)下，沒(méi)有從電源(VDD)流向GND(Vss)的電流（貫串電流）。在輸入靜止，穩定的“H”或者“L”狀態(tài)下，耗費功率（VDDXIDD）
無(wú)限地接近零。只要微小的外表漏電流和pn結漏電流。
在輸入信號“H”→“L”或者“L”一“H”轉變的過(guò)渡狀態(tài)，p溝MOS晶體管和n溝MOS晶體管兩者都處于ON的霎時(shí)，由于輸出級的耦合電容、浮游電容、負載電容等電容成分的充放電，會(huì )有電流活動(dòng)。所以動(dòng)態(tài)工作時(shí)的功耗不是零。
通常在停止數字信號處置的場(chǎng)所，輸入信號的上升時(shí)間、降落時(shí)間十分短（方波），所以貫串電流惹起的功耗不是什么大問(wèn)題。但是，在應用中間電平的輸入信號的振蕩電路等應用電路巾，必需留意貫串電流惹起的功耗。例如，1MHz的石英振蕩電路中運用CMOS反相器時(shí)，大約有10mW的功率耗費。 IC的邏輯狀態(tài)是在“H”與“L”之間疾速的變動(dòng)著(zhù)。在停止高速數字信號處置的場(chǎng)所，由于要對CMOS器件內外的電容成分停止充放電，所以如圖10.9所示，會(huì )產(chǎn)生相當的電流耗費／功率耗費。在停止設計時(shí)，關(guān)于CMOS器件必需計算出IC本身所具有的電容成分，還要思索到動(dòng)態(tài)工作時(shí)的功率耗費。
圖10. 10示出產(chǎn)生電流耗費的狀況。
'
