動(dòng)態(tài)功耗分析，降低動(dòng)態(tài)功耗的方法-KIA MOS管

功耗

功耗 = 靜態(tài)功耗 + 動(dòng)態(tài)功耗        

       = 靜態(tài)功耗 + 轉(zhuǎn)換功耗 + 短路功耗

功耗源

功耗的本質(zhì)是能量耗散。由能量守恒定律可知，能量只能從一種形式轉(zhuǎn)成另一種形式，能量的總量不變。芯片耗散的電能主要轉(zhuǎn)化成熱能。如果一顆芯片的功耗過大，容易導(dǎo)致工作時(shí)溫度過高，造成功能失效，甚至晶體管失效。因此，減小芯片功耗是很重要的一個(gè)任務(wù)。靜態(tài)功耗以及動(dòng)態(tài)功耗是兩個(gè)主要的功耗源。

動(dòng)態(tài)功耗

P_dynamic=k*C*V*V*f+m*V*I_sc，和電壓、負(fù)載電容、工作時(shí)鐘頻率、信號翻轉(zhuǎn)率、短路電流有關(guān)；

電壓角度：

（1）降低工作電壓；

（2）多電壓域；

（3）動(dòng)態(tài)電壓縮放DVS技術(shù)（處理器在不同工作模式下使用不同電壓）；

（4）電源關(guān)斷技術(shù)，power-gating；

負(fù)載電容角度：與工藝有關(guān)

（1）按比例縮小集成度，降低器件電容；

（2）多芯片系統(tǒng)中，可以考慮多芯片封裝，減低接口間電容；

（3）合理的布局布線；

工作時(shí)鐘頻率角度：

（1）降低工作頻率；

（2）多時(shí)鐘域；

（3）門控時(shí)鐘，clockgating；

數(shù)據(jù)翻轉(zhuǎn)率角度：

（1）使用格雷碼等狀態(tài)翻轉(zhuǎn)比較少的編碼；

（2）數(shù)據(jù)不操作說，保持上次的值，而不是強(qiáng)制置0或者置1；

（3）使用使能信號、片選信號，減少不必要的切換；

1.動(dòng)態(tài)功耗

動(dòng)態(tài)功耗來源于：

（1）當(dāng)門翻轉(zhuǎn)時(shí)，負(fù)載電容充電和放電，稱為翻轉(zhuǎn)功耗

（2）pmos和nmos管的串并聯(lián)結(jié)構(gòu)都導(dǎo)通時(shí)的有短路電流，稱為短路功耗。

1.1翻轉(zhuǎn)功耗翻轉(zhuǎn)功耗可以用如下公式表示：

α稱為活動(dòng)因子，是電路節(jié)點(diǎn)從0跳變至1的概率。時(shí)鐘的活動(dòng)因子為1，因?yàn)樗诿總€(gè)周期都有上升和下降。大多數(shù)數(shù)據(jù)的活動(dòng)因子為0.5，每周期只跳變一次。

C稱為負(fù)載電容。

有以下辦法可以降低翻轉(zhuǎn)功耗：

（1）使用門控時(shí)鐘降低活動(dòng)因子是降低功耗的非常有效的辦法，如果一個(gè)電路的時(shí)鐘完全關(guān)斷，那么它的活動(dòng)因子和動(dòng)態(tài)功耗將降為0。Verilog在設(shè)計(jì)寄存器時(shí)采用下面寫法可以綜合成一個(gè)帶門控的寄存器。

（2）減小毛刺毛刺會(huì)增大活動(dòng)因子，有可能使門的活動(dòng)因子增加到1以上。

（3）減小負(fù)載電容電容來自于電路中的連線以及晶體管。縮短連線長度，良好的平面規(guī)劃和布局可以使連線電容減小。選擇較小的邏輯級數(shù)以及較小的晶體管可以減小器件的翻轉(zhuǎn)電容。

（4）電壓域動(dòng)態(tài)功耗與電壓有平方的關(guān)系，降低電源電壓可以顯著降低功耗。將芯片劃分成多個(gè)電壓域，每個(gè)電壓域可以根據(jù)特定電路的需要進(jìn)行優(yōu)化。例如，對于存儲器采用高電源電壓來保證存儲單元的穩(wěn)定性，對于處理器采用中等大小的電壓，對運(yùn)行速度較低的IO外圍電路采用低電壓。解決跨電壓域信號傳輸?shù)姆椒ㄊ鞘褂秒娖睫D(zhuǎn)換器。

（5）動(dòng)態(tài)電壓調(diào)整DVSCPU處理不同的任務(wù)有不同的性能要求。對于低性能要求的任務(wù)，可以使時(shí)鐘頻率降低到足以按預(yù)定時(shí)間完成任務(wù)的最低值，然后使電壓降低到該頻率下工作所需要的最小值就可以節(jié)省大量的能耗。

（6）降低頻率動(dòng)態(tài)功耗正比于頻率，芯片只應(yīng)當(dāng)工作在所要求的頻率下，不能比所要求的還要快。由前面小結(jié)可以，降低頻率還可以采用較低的電源電壓，大大降低功耗。

（7）諧振電路諧振電路通過使能量在儲能元件如電容或電感之間來回傳送而不是將能量泄放到來減小翻轉(zhuǎn)功耗。

1.2短路功耗

短路功耗發(fā)生在當(dāng)輸入發(fā)生翻轉(zhuǎn)時(shí)，上拉和下拉網(wǎng)絡(luò)同時(shí)部分導(dǎo)通的時(shí)候。如果輸入信號翻轉(zhuǎn)速率比較慢，那這兩個(gè)網(wǎng)絡(luò)將同時(shí)導(dǎo)通較長的一段時(shí)間，短路功耗也會(huì)比較大，增大負(fù)載電容可以減小短路功耗，原因是負(fù)載較大時(shí)，輸出在輸入跳變期間只翻轉(zhuǎn)變化很小的一個(gè)量。

短路電流一般為負(fù)載電流的10%。當(dāng)輸入邊沿變化速度很快時(shí)，短路功耗一般只占翻轉(zhuǎn)功耗的2%-10%。

聯(lián)系方式：鄒先生

聯(lián)系電話：0755-83888366-8022

手機(jī)：18123972950（微信同號）

QQ：2880195519

聯(lián)系地址：深圳市福田區(qū)金田路3037號金中環(huán)國際商務(wù)大廈2109

請搜微信公眾號:“KIA半導(dǎo)體”或掃一掃下圖“關(guān)注”官方微信公眾號

請“關(guān)注”官方微信公眾號:提供  MOS管  技術(shù)幫助

免責(zé)聲明：本網(wǎng)站部分文章或圖片來源其它出處，如有侵權(quán)，請聯(lián)系刪除。