国产成人在线视频网站,国产成人精品在视频,国产亚洲欧美日韩国产片,无遮挡又黄又刺激的视频

廣東可易亞半導(dǎo)體科技有限公司

國家高新企業(yè)

cn en

應(yīng)用領(lǐng)域

ttl與cmos的區(qū)別,ttl與cmos的優(yōu)缺點-KIA MOS管

信息來源:本站 日期:2023-12-22 

分享到:

ttl與cmos的區(qū)別,ttl與cmos的優(yōu)缺點-KIA MOS管


TTL電平

TTL電平信號在電路設(shè)計中被利用的最多是因為通常數(shù)據(jù)表示采用二進制規(guī)定,+5V等價于邏輯"1",0V等價于邏輯"0",這被稱做TTL(晶體管-晶體管邏輯電平)信號系統(tǒng),這是計算機處理器控制的設(shè)備內(nèi)部各部分之間通信的標(biāo)準(zhǔn)技術(shù)。


TTL集成電路的全名是晶體管-晶體管邏輯集成電路(Transistor-Transistor Logic),主要有54/74系列標(biāo)準(zhǔn)TTL、高速型TTL(H-TTL)、低功耗型TTL(L-TTL)、肖特基型TTL(S-TTL)、低功耗肖特基型TTL(LS-TTL)五個系列。


標(biāo)準(zhǔn)TTL:輸入高電平最小2V,輸出高電平最小2.4V,典型值3.4V,輸入低電平最大0.8V,輸出低電平最大0.4V,典型值0.2V。


肖特基型TTL(S-TTL):輸入高電平最小2V,輸出高電平最小Ⅰ類2.5V,Ⅱ、Ⅲ類2.7V,典型值3.4V,輸入低電平最大0.8V,輸出低電平最大0.5V。


低功耗肖特基型TTL(LS-TTL):輸入高電平最小2V,輸出高電平最小Ⅰ類2.5V,Ⅱ、Ⅲ類2.7V,典型值3.4V,輸入低電平最大Ⅰ類0.7V,Ⅱ、Ⅲ類0.8V,輸出低電平最大Ⅰ類0.4V,Ⅱ、Ⅲ類0.5V,典型值0.25V。

ttl與cmos,區(qū)別,優(yōu)缺點

TTL優(yōu)點:速度快

TTL缺點:無法大規(guī)模集成,因為三極管的靜態(tài)電流損耗很大,且TTL輸入只是雙極晶體管的基極,需要一些電流來打開它。輸入電流的大小取決于內(nèi)部電路,最高可達(dá)1.6mA。當(dāng)許多TTL輸入連接到一個TTL輸出時,這就成了一個問題,這通常只是一個上拉電阻或一個相當(dāng)差的驅(qū)動高側(cè)晶體管。


CMOS電平

COMS集成電路是互補對稱金屬氧化物半導(dǎo)體(Compiementary symmetry metal oxide semicoductor)集成電路的英文縮寫,電路的許多基本邏輯單元都是用增強型PMOS晶體管和增強型NMOS管按照互補對稱形式連接的,靜態(tài)功耗很小。


COMS電路的供電電壓VDD范圍比較廣在+5--+15V均能正常工作,電壓波動允許±10,當(dāng)輸出電壓高于VDD-0.5V時為邏輯1,輸出電壓低于VSS+0.5V(VSS為數(shù)字地)為邏輯0。

ttl與cmos,區(qū)別,優(yōu)缺點

CMOS優(yōu)點:靜態(tài)電流幾乎為0,損耗小,靜態(tài)功耗接近為0,可在芯片里大規(guī)模集成。CMOS晶體管是場效應(yīng)的,換句話說,柵極處存在的電場足以影響半導(dǎo)體通道進入導(dǎo)通。理論上,除了柵極的小漏電流外,不產(chǎn)生電流,漏電流通常在皮安培或納安培量級。


CMOS缺點:由于CMOS芯片有一定的輸入電容,因此上身時間有限,速度相對TTL較慢為了確保在高頻下上升時間快,CMOS需要一個大電流,在MHz或GHz頻率下可以達(dá)到幾安培的數(shù)量級。這個電流只有在輸入必須改變狀態(tài)時才被消耗,不像TTL,偏置電流必須與信號一起存在。


ttl與cmos的區(qū)別對比

1、CMOS是場效應(yīng)管構(gòu)成,TTL為雙極晶體管構(gòu)成。

2、COMS的邏輯電平范圍比較大,一般在5V~15V,TTL只能在5V下工作。

3、CMOS的高低電平之間相差比較大、抗干擾性強,TTL則相差小,抗干擾能力差 。

4、CMOS功耗很小,TTL功耗較大,一般在1~5mA/門。

5、CMOS的工作頻率較TTL略低,但是高速CMOS速度與TTL差不多相當(dāng)。

6、TTL電路是電流控制器件,而coms電路是電壓控制器件。

7、TTL電路的速度快,傳輸延遲時間短(5-10ns),但是功耗大。COMS電路的速度慢,傳輸延遲時間長(25-50ns),但功耗低。COMS電路本身的功耗與輸入信號的脈沖頻率有關(guān),頻率越高,芯片集越熱,這是正常現(xiàn)象。

ttl與cmos,區(qū)別,優(yōu)缺點

ttl與cmos,區(qū)別,優(yōu)缺點

CMOS和TTL的共同之處

CMOS和TTL都不能讓輸入端口懸空。

因為端口懸空會導(dǎo)致意想不到的后果,比如受到噪聲干擾,增加功耗。

對于CMOS的輸入端,應(yīng)該按照邏輯需求將他們要么和VCC連接,要么和GND連接。

對于TTL的輸入端,應(yīng)該將他們和VCC連接,或者通過一個下拉電阻實現(xiàn)低電平。不能直接將TTL輸入端和GND直接連接,因為這樣會導(dǎo)致過電流,損壞器件。


聯(lián)系方式:鄒先生

聯(lián)系電話:0755-83888366-8022

手機:18123972950(微信同號)

QQ:2880195519

聯(lián)系地址:深圳市福田區(qū)金田路3037號金中環(huán)國際商務(wù)大廈2109


請搜微信公眾號:“KIA半導(dǎo)體”或掃一掃下圖“關(guān)注”官方微信公眾號

請“關(guān)注”官方微信公眾號:提供  MOS管  技術(shù)幫助

免責(zé)聲明:本網(wǎng)站部分文章或圖片來源其它出處,如有侵權(quán),請聯(lián)系刪除。