運放：輸入偏置電流和輸入失調(diào)電流定義-KIA MOS管

運放的輸入偏置電流和輸入失調(diào)電流的定義

運放的輸入偏置電流 Ib 和輸入失調(diào)電流 Ios，眾說周知，理想運放是沒有輸入偏置電流 Ib 和輸入失調(diào)電流 Ios 的。但每一顆實際運放都會有輸入偏置電流 Ib 和輸入失調(diào)電流 Ios，我們可以用圖 1 中的模型來說明它們的定義。

圖 1 運放的輸入偏置電流和輸入失調(diào)電流的定義

圖 1 中，[Ib-]是指負向輸入端的偏置電流，它的值是 3pA；同理，[Ib+]是指正向輸入端的偏置電流，它的值是 7pA；也就是說 Ib 后面的正負號是來區(qū)別運放的輸入端的。

輸入偏置電流 Ib 是由于運放兩個輸入極都有漏電流（我們暫且稱之為漏電流）的存在。我們可以理解為，理想運放的各個輸入端都串聯(lián)進了一個電流源，這兩個電流源的電流值一般為不相同。

也就是說，實際的運入，會有電流流入或流出運放的輸入端的（與理想運放的虛斷不太一樣）。那么輸入偏置電流就定義這兩個電流的平均值，這個很好理解；輸入失調(diào)電流呢，就定義為兩個電流的差。

運放的輸入偏置電流和輸入失調(diào)電流的來源

那我們就要看一下運入的輸入級了，運放的輸入級一般采用差分輸入（電壓反饋運放）。采用的管子，要么是三級管 bipolar，要么是場效應管 FET，如圖 2 所示。

圖 2 運放的輸入偏置電流和輸入失調(diào)電流的來源

對于 bipolar，要使其工作在線性區(qū)，就要給基極提供偏置電壓，或者說要有比較大的基極電流，也就是常說的，三極管是電流控制器件。

那么其偏置 電流就來源于輸入級的三極管的基極電流，由于工藝上很難做到兩個管子的完全匹配，所以這兩個管子 Q1 和 Q2 的基極電流總是有這么點差別，也就是輸入的失調(diào)電流。Bipolar 輸入的運放這兩個值還是很可觀的，也就是說是比較大的，進行電路設(shè)計時，不得不考慮的。

而對于 FET 輸入的運放，由于其是電壓控制電流器件，可以說它的柵極電流是很小很小的，一般會在 fA 級，但不幸的是，它的每個輸入引腳都有一對 ESD 保護二極管。

這兩個二極管都是有漏電流的，這個漏電流一般會比 FET 的柵極電流大的多，這也成為了 FET 輸入運放的偏置電流的來源。當然，這兩對 ESD 保護二極管也不可能完全一致，因此也就有了不同的漏電流，漏電流之差也就構(gòu)成了輸入失調(diào)電流的主要成份。

圖 3 LM741 和 OPA369 的輸入偏置電流和輸入失調(diào)電流

圖 3 中，上表是 bipolar 的 LM741 的輸入偏置電流和輸入失調(diào)電流，這個電流流到外面電阻，即使是 K 歐級的，也會產(chǎn)生幾十 uV 的失調(diào)電壓，再經(jīng)放大，很容易就會使輸出的電壓誤差到 mV 級。

下表則是 CMOSFET 的 OPA369 的輸入偏置電流和輸入失調(diào)電流，這兩個值要小的多了，比較好的 COMS 運放輸入偏置電流和輸入失調(diào)電流的典型值可以做到小于 1pA 的目標。

這里還要強調(diào)的是，ESD 的反向漏電流是與其反相電壓有關(guān)的。因此當 Vin=(Vcc-Vss)/2 時，加在兩個 ESD 保護二極管的電壓相當，他們的反向電流可以認為是近似相等的，此時理想情況是無電流流入或流出的，實際情況是電流達到最小值。

因此這時有最小的偏置電流，當運放輸入端電壓 Vin 不等于(Vcc-Vss)/2，勢必造成一個二極管的反向電壓高，另一個低，此時兩個二極管的反向漏電流就不等了，這個差電流就會構(gòu)成了輸入偏置電流的主要成份。這個現(xiàn)場稱為領(lǐng)節(jié)效應。因此要使 FET 輸入偏置電流最小，就要把共模電壓設(shè)置在(Vcc-Vss)/2 處。

聯(lián)系方式：鄒先生

聯(lián)系電話：0755-83888366-8022

手機：18123972950

QQ：2880195519

聯(lián)系地址：深圳市福田區(qū)金田路3037號金中環(huán)國際商務大廈2109

請搜微信公眾號:“KIA半導體”或掃一掃下圖“關(guān)注”官方微信公眾號

請“關(guān)注”官方微信公眾號:提供  MOS管  技術(shù)幫助

免責聲明：本網(wǎng)站部分文章或圖片來源其它出處，如有侵權(quán)，請聯(lián)系刪除。