PMOS LDO原理、特性圖文分析-KIA MOS管
信息來源：本站 日期：2023-03-03
NMOS 由于它的源極和門級(jí)之間的導(dǎo)通門限，使簡單構(gòu)成的 NMOS LDO 它輸入和輸出之間的壓差不可能很小，必須大于這個(gè)導(dǎo)通門限，如果我們引入一個(gè)單個(gè)的偏置電壓對(duì)某些應(yīng)用又是一個(gè)負(fù)擔(dān)。因此我們可以引用另外一種方式，也就是 PMOS 構(gòu)成的 LDO來克服這些麻煩。
由于 PMOS 它的輸入端是接在它的源極上(如下圖)，而門級(jí)是需要低于源極才能是它導(dǎo)通，所以這個(gè)就是 PMOS 的 LDO 在驅(qū)動(dòng)上天生的要比 NMOS 的 LDO 簡單。
PMOS LDO 穩(wěn)壓器中的功率損失的簡單模型
由上圖可以看到它的損耗和 NMOS 的 LDO 是非常類似的，由于在主功率部分采用的是 P型 MOS 管，也是用電壓來控制的，因此隨著負(fù)載電流的變化誤差放大器的靜態(tài)電流幾乎也是不變的。
驅(qū)動(dòng) PMOS LDO 傳輸元件
在下圖我們可是看到有左上角有兩條公式，它們表示在 PMOS 的 LDO 里面，是什么限制了最低輸入與輸出的壓差，由于在 PMOS 里面我們必須要門級(jí)電壓低于源極電壓才能讓 PMOS導(dǎo)通，
而且這個(gè)壓差必須要大于 PMOS 的導(dǎo)通門限才能讓 PMOS 完成導(dǎo)通，因此輸出電壓必須要高于這個(gè)導(dǎo)通門限才能保證在整個(gè)的工作范圍里面，誤差放大器才能夠把 POMS 的門級(jí)拉到合適的電壓范圍，使工作在合適的狀態(tài)下。
因此在 PMOS 里面限制輸出電壓時(shí) PMOS 本身源極和漏極之間的導(dǎo)通門限。
柵極驅(qū)動(dòng)電壓與低負(fù)載電流的關(guān)系
右邊還是兩個(gè)例子來說明它的輸出電壓和驅(qū)動(dòng)門限之間的關(guān)系，從這兩個(gè)列子中的數(shù)值中我們也可以看到驅(qū)動(dòng)門限是不會(huì)隨負(fù)載電流電流的變化而改變的。
PMOS LDO 具有下列特性：
要求輸入高于輸出電壓（ 基于負(fù)載電流和傳輸元件的導(dǎo)通電阻）：
VIN>RDS(ON)×IOUT
要求輸出電壓高于傳輸元件的 VGS 需求；
要求謹(jǐn)慎地選擇輸出電容數(shù)值和 ESR 額定值；
為了實(shí)現(xiàn)相似的 RDS（ on） 性能， PMOS 晶體管所需的晶片面積將大于 NMOS 晶體管；
較大的晶片面積將影響定價(jià)，并有可能對(duì)性能產(chǎn)生影響。
聯(lián)系方式：鄒先生
聯(lián)系電話：0755-83888366-8022
手機(jī)：18123972950
QQ：2880195519
聯(lián)系地址：深圳市福田區(qū)金田路3037號(hào)金中環(huán)國際商務(wù)大廈2109
請(qǐng)搜微信公眾號(hào):“KIA半導(dǎo)體”或掃一掃下圖“關(guān)注”官方微信公眾號(hào)
請(qǐng)“關(guān)注”官方微信公眾號(hào):提供 MOS管 技術(shù)幫助
免責(zé)聲明：本網(wǎng)站部分文章或圖片來源其它出處，如有侵權(quán)，請(qǐng)聯(lián)系刪除。
