Cadence仿真：NMOS管的漏端輸出電阻-KIA MOS管
信息來源：本站 日期：2022-10-09
nmos管的輸出電阻可以將柵端接地，在漏端加一個(gè)直流電壓，測量Id ，然后作兩者之間的比值即為漏端輸出電阻。
做DC直流仿真，然后在ADE界面中執(zhí)行菜單欄命令【Tools】→【Results Browser】，選擇mos管，將id取值到計(jì)算器當(dāng)中：
同樣的，將漏級(jí)電壓源的電壓值也取值到計(jì)算器當(dāng)中：
接下來，在ADE界面中執(zhí)行菜單欄【Outputs】→【Setup】，添加新的公式，取名為Rout，獲取計(jì)算器中的公式：
最后的ADE界面如下：
對(duì)VDD進(jìn)行參數(shù)掃描，注意不要在DC掃描中設(shè)置。
最后得到的輸出阻抗的曲線為：
聯(lián)系方式：鄒先生
聯(lián)系電話：0755-83888366-8022
手機(jī)：18123972950
QQ：2880195519
聯(lián)系地址：深圳市福田區(qū)車公廟天安數(shù)碼城天吉大廈CD座5C1
請(qǐng)搜微信公眾號(hào):“KIA半導(dǎo)體”或掃一掃下圖“關(guān)注”官方微信公眾號(hào)
請(qǐng)“關(guān)注”官方微信公眾號(hào):提供 MOS管 技術(shù)幫助
免責(zé)聲明：本網(wǎng)站部分文章或圖片來源其它出處，如有侵權(quán)，請(qǐng)聯(lián)系刪除。
