電路圖干貨|MOS管調壓電路-KIA MOS管

MOS管調壓電路

MOS驅動(dòng)，有幾個(gè)特別的需求；

1.低壓應用

當使用5V電源,這時(shí)候如果使用傳統的圖騰柱結構,由于三極管的be有0.7V左右的壓降,導致實(shí)際最終加在gate上的電壓只有4.3V。這時(shí)候,我們選用標稱(chēng)gate電壓4.5V的MOS管就存在一定風(fēng)險。同樣的問(wèn)題也發(fā)生在使用3V或者其他低壓電源的場(chǎng)合。

2.寬電壓應用

輸入電壓并不是一個(gè)固定值,它會(huì )隨著(zhù)時(shí)間或者其他因素而變動(dòng)。這個(gè)變動(dòng)導致PWM電路提供MOS管的驅動(dòng)電壓是不穩定的。

為了讓MOS管在高gate電壓下安全,很多MOS管內置了穩壓管強行限制gate電壓的幅值。在這種情況下,當提供的驅動(dòng)電壓超過(guò)穩壓管的電壓,就會(huì )弓|起較大的靜態(tài)功耗。

同時(shí),如果簡(jiǎn)單的用電阻分壓的原理降低gate電壓,就會(huì )出現輸入電壓比較高的時(shí)候, MOS管工作良好,而輸入電壓降低的時(shí)候gate電壓不足,引起導通不夠徹底,從而增加功耗。

3.雙電壓應用

在一些控制電路中,邏輯部分使用典型的5V或者3.3V數字電壓,而功率部分使用12V甚至更高的電壓。兩個(gè)電壓采用共地方式連接。

這就提出一個(gè)要求，需要使用一個(gè)電路，讓低壓側能夠有效的控制高壓側的MOS管，同時(shí)高壓側的MOS管也同樣會(huì )面對1和2中提到的問(wèn)題。

在這三種情況下，圖騰柱結構無(wú)法滿(mǎn)足輸出要求，而很多現成的MOS驅動(dòng)IC，似乎也沒(méi)有包含gate電壓限制的結構。

現在有一個(gè)相對通用的電路來(lái)滿(mǎn)足這三種需求。

電路圖如下：

圖1用于NMOS的驅動(dòng)電路

圖2用于PMOS的驅動(dòng)電路

這里針對NMOS驅動(dòng)電路做一個(gè)簡(jiǎn)單分析：

Vl和Vh分別是低端和高端的電源，兩個(gè)電壓可以是相同的，但是Vl不應該超過(guò)Vh。

Q1和Q2組成了一個(gè)反置的圖騰柱，用來(lái)實(shí)現隔離，同時(shí)確保兩只驅動(dòng)管Q3和Q4不會(huì )同時(shí)導通。R2和R3提供了PWM電壓基準,通過(guò)改變這個(gè)基準,可以讓電路工作在PWM信號波形比較陡直的位置。

Q3和Q4用來(lái)提供驅動(dòng)電流,由于導通的時(shí)候, Q3和Q4相對Vh和GND最低都只有一個(gè)Vce的壓降,這個(gè)壓降通常只有0.3V左右,大大低于0.7V的Vce。

R5和R6是反饋電阻,用于對gate電壓進(jìn)行采樣,采樣后的電壓通過(guò)Q5對Q1和Q2的基極產(chǎn)生一個(gè)強烈的負反饋,從而把gate電壓限制在一個(gè)有限的數值。這個(gè)數值可以通過(guò)R5和R6來(lái)調節。

最后，R1提供了對Q3和Q4的基極電流限制, R4提供了對MOS管的gate電流限制, 也就是Q3Q4的Ice的限制。必要的時(shí)候可以在R4上面并聯(lián)加速電容。

聯(lián)系方式：鄒先生

聯(lián)系電話(huà)：0755-83888366-8022

手機：18123972950

QQ：2880195519

聯(lián)系地址：深圳市福田區車(chē)公廟天安數碼城天吉大廈CD座5C1

請搜微信公眾號:“KIA半導體”或掃一掃下圖“關(guān)注”官方微信公眾號

請“關(guān)注”官方微信公眾號:提供  MOS管  技術(shù)幫助