MOS管知識解析|如何降低MOS的失效率-KIA MOS管

如何以最小代價(jià)降低MOS的失效率

如何降低MOS的失效率：在高端MOS的柵極驅動(dòng)電路中，自舉電路因技術(shù)簡(jiǎn)單、成本低廉得到了廣泛的應用。然而在實(shí)際應用中，MOS常莫名其妙的失效，有時(shí)還伴隨著(zhù)驅動(dòng)IC的損壞。如何解決？一個(gè)合適的電阻就可搞定問(wèn)題。

【問(wèn)題分析】

降低MOS的失效率

圖為典型的半橋自舉驅動(dòng)電路，由于寄生電感的存在，在高端MOS關(guān)閉后，低端MOS的體二極管鉗位之前，寄生電感通過(guò)低端二極管進(jìn)行續流，導致VS端產(chǎn)生負壓，且負壓的大小與寄生電感與成正比關(guān)系。

該負壓會(huì )把驅動(dòng)的電位拉到負電位，導致驅動(dòng)電路異常，還可能讓自舉電容過(guò)充電導致驅動(dòng)電路或者柵極損壞。由于IC的驅動(dòng)端通常都有寄生二極管，當瞬間的大電流流過(guò)驅動(dòng)口的二極管時(shí)，很可能引發(fā)寄生SCR閉鎖效應，導致驅動(dòng)電路徹底損壞。

【解決方法】

降低MOS的失效率

如何降低MOS的失效率：如上圖所示，在自舉驅動(dòng)芯片VS端與Q1的源極之間增加一個(gè)電阻Rvs，該電阻不僅是自舉限流電阻，同時(shí)還是導通電阻和關(guān)斷電阻。

由于占空比受自舉電容影響，該電阻值一般不能取得較大，推薦值為3~10Ω較為適宜。電阻和自舉電容的容值與其充電時(shí)間可以由以下公式得出：

降低MOS的失效率

其中C是自舉電容容值，D為最大占空比

對于減小高端MOS驅動(dòng)的寄生振蕩，除通過(guò)增加驅動(dòng)端的電阻發(fā)揮作用外，在印制電路板的設計中，還可注意以下一些細節，將寄生振蕩降到最低。

如：自舉二極管應緊靠自舉電容，功率布線(xiàn)盡量短且走線(xiàn)圓滑，直插器件應緊貼PCB以減小寄生電感等。

廠(chǎng)家簡(jiǎn)介

KIA半導體專(zhuān)業(yè)生產(chǎn)MOS管場(chǎng)效應管廠(chǎng)家（國家高新技術(shù)企業(yè)）成立于2005年，公司成立初期就明確立足本土市場(chǎng)，研發(fā)為先導，了解客戶(hù)需求，運用創(chuàng )新的集成電路設計方案和國際同步研發(fā)技術(shù);

結合中國市場(chǎng)的特點(diǎn)，向市場(chǎng)推出了BIPOLAR,CMOS,MOSSFET等電源相關(guān)產(chǎn)品，產(chǎn)品的穩定性，高性?xún)r(jià)比，良好的服務(wù)，以及和客戶(hù)充分的技術(shù)，市場(chǎng)溝通的嚴謹態(tài)度，在移動(dòng)數碼，LCE,HID,LED,電動(dòng)車(chē)，開(kāi)關(guān)電源，逆變器，節能燈等領(lǐng)域深得客戶(hù)認可。

這過(guò)去的2007年，KIA一韓國技術(shù)研發(fā)人員為核心的設計團隊，成功完成最新型工藝為代表MOSFET產(chǎn)品的設計和生產(chǎn)定型，大幅度降低了產(chǎn)品的RDS(ON)，提高客戶(hù)產(chǎn)品的轉換效率，并率先將該類(lèi)型產(chǎn)品在中國市場(chǎng)推出，產(chǎn)品的相關(guān)測試數據均達到歐美同類(lèi)產(chǎn)品，同樣這高溫可靠性和穩定性方面表現優(yōu)秀。

降低MOS的失效率

KIA半導體持續改進(jìn)，永不止步期待與您一起努力向市場(chǎng)提供，更高性?xún)r(jià)比產(chǎn)品，共同提升核心競爭力。KIA從研發(fā)設計到制造封裝，再到倉儲和物流等擁有專(zhuān)業(yè)的團隊，讓客戶(hù)從一個(gè)想法變成成品，讓客戶(hù)產(chǎn)品亮點(diǎn)無(wú)限擴大的一體化服務(wù)。

降低MOS的失效率