MOS管知識-MOS管電容特性解析-KIA MOS管

MOS管電容特性-動(dòng)態(tài)特性

從圖九可以看出功率管的寄生電容分布情況，電容的大小由功率管的結構,材料和所加的電壓決定。這些電容和溫度無(wú)關(guān)，所以功率管的開(kāi)關(guān)速度對溫度不敏感(除閾值電壓受溫度影響產(chǎn)生的次生效應外)

MOS管電容特性:由于器件里的耗盡層受到了機壓影響，電容Cgs和Cgd隨著(zhù)所加電壓的變化而變化。然而相對于Cgd，Cgs受電壓的影響非常小，Cgd受電壓影響程度是Cgs的100倍以上。

如圖10所示為一個(gè)從電路角度所看到的本征電容。受柵漏和柵源電容的影響，感應到的dv/dt會(huì )導致功率管開(kāi)啟。

MOS管電容特性:簡(jiǎn)單的說(shuō)，Cgd越小對由于dv/dt所導致的功率管開(kāi)啟的影響越少。同樣Cgs和Cgd形成了電容分壓器，當Cgs與Cgd比值大到某個(gè)值的時(shí)候可以消除dv/dt所帶來(lái)的影響，閾值電壓乘以這個(gè)比值就是可以消除dv/dt所導致功率管開(kāi)啟的最佳因素，APT功率MOSFET在這方面領(lǐng)先這個(gè)行業(yè)。

Ciss:輸入電容

將漏源短接，用交流信號測得的柵極和源極之間的電容就是輸入電容。Ciss是由柵漏電容Cgd和柵源電容Cgs并聯(lián)而成，或者Ciss=Cgs+Cgd，當輸入電容充電致閾值電壓時(shí)器件才能開(kāi)啟，放電致一定值時(shí)器件才可以關(guān)斷。因此驅動(dòng)

電路和Ciss對器件的開(kāi)啟和關(guān)斷延時(shí)有著(zhù)直接的影響。

Coss :輸出電容

將柵源短接，用交流信號測得的漏極和源極之間的電容就是輸出電容。Coss是由漏源電容Cds和柵漏電容Cgd并聯(lián)而成，或者Coss=Cds+Cgd，對于軟開(kāi)關(guān)的應用，Coss非常重要，因為它可能引起電路的諧振。

Crss:反向傳輸電容

在源極接地的情況下，測得的漏極和柵極之間的電容為反向傳輸電容。反向傳輸電容等同于柵漏電容。反向傳輸電容也常叫做米勒電容，對于開(kāi)關(guān)的上升和下降時(shí)間來(lái)說(shuō)是其中一個(gè)重要的參數,他還影響著(zhù)關(guān)斷延時(shí)時(shí)間。

圖11是電容的典型值隨漏源電壓的變化曲線(xiàn)

電容隨著(zhù)漏源電壓的增加而減小，尤其是輸出電容和反向傳輸電容。

Qgs, Qgd,和Qg:柵電荷

柵電荷值反應存儲在端子間電容上的電荷，因為開(kāi)關(guān)的瞬間，電容上的電荷隨電壓的變化而變化，所以設計柵驅動(dòng)電路時(shí)經(jīng)常要考慮柵電荷的影響。

請看圖12，Qgs從0電荷開(kāi)始到第一個(gè)拐點(diǎn)處，Qgd是從第一個(gè)拐點(diǎn)到第二個(gè)拐點(diǎn)之間部分(也叫做“米勒"電荷)，Qg是從0點(diǎn)到vGS等于一個(gè)特定的驅動(dòng)電壓的部分。

漏電流和漏源電壓的變化對柵電荷值影響比較小，而且柵電荷不隨溫度的變化。測試條件是規定好的。柵電荷的曲線(xiàn)圖體現在數據表中，包括固定漏電流和變化漏源電壓情況下所對應的柵電荷變化曲線(xiàn)。

在圖12中平臺電壓VGS(pl)隨著(zhù)電流的增大增加的比較小(隨著(zhù)電流的降低也會(huì )降低)。平臺電壓也正比于閾值電壓，所以不同的閾值電壓將會(huì )產(chǎn)生不同的平臺電壓。

MOS電容—能更好的理解MOS管。這個(gè)器件有兩個(gè)電極，一個(gè)是金屬，另一個(gè)是extrinsicsilicon（外在硅），他們之間由一薄層二氧化硅分隔開(kāi)。金屬極就是GATE，而半導體端就是backgate或者body。他們之間的絕緣氧化層稱(chēng)為gate dielectric（柵介質(zhì)）。

這個(gè)MOS電容的電特性能通過(guò)把backgate接地，gate接不同的電壓來(lái)說(shuō)明。MOS電容的GATE電位是0V。金屬GATE和半導體BACKGATE在WORK FUNCTION上的差異在電介質(zhì)上產(chǎn)生了一個(gè)小電場(chǎng)。

在器件中，這個(gè)電場(chǎng)使金屬極帶輕微的正電位，P型硅負電位。這個(gè)電場(chǎng)把硅中底層的電子吸引到表面來(lái)，它同時(shí)把空穴排斥出表面。這個(gè)電場(chǎng)太弱了，所以載流子濃度的變化非常小，對器件整體的特性影響也非常小。

當MOS電容的GATE相對于BACKGATE正偏置時(shí)發(fā)生的情況。穿過(guò)GATE DIELECTRIC的電場(chǎng)加強了，有更多的電子從襯底被拉了上來(lái)。同時(shí)，空穴被排斥出表面。隨著(zhù)GATE電壓的升高，會(huì )出現表面的電子比空穴多的情況。

由于過(guò)剩的電子，硅表層看上去就像N型硅。摻雜極性的反轉被稱(chēng)為inversion，反轉的硅層叫做channel。隨著(zhù)GATE電壓的持續不斷升高，越來(lái)越多的電子在表面積累，channel變成了強反轉。Channel形成時(shí)的電壓被稱(chēng)為閾值電壓Vt。當GATE和BACKGATE之間的電壓差小于閾值電壓時(shí)，不會(huì )形成channel。當電壓差超過(guò)閾值電壓時(shí)，channel就出現了。

MOS電容：（A）未偏置（VBG=0V），（B）反轉（VBG=3V），（C）積累（VBG=-3V）。正是當MOS電容的GATE相對于backgate是負電壓時(shí)的情況。電場(chǎng)反轉，往表面吸引空穴排斥電子。硅表層看上去更重的摻雜了，這個(gè)器件被認為是處于accumulation狀態(tài)了。

聯(lián)系方式：鄒先生

聯(lián)系電話(huà)：0755-83888366-8022

手機：18123972950

QQ：2880195519

聯(lián)系地址：深圳市福田區車(chē)公廟天安數碼城天吉大廈CD座5C1

請搜微信公眾號:“KIA半導體”或掃一掃下圖“關(guān)注”官方微信公眾號

請“關(guān)注”官方微信公眾號:提供  MOS管  技術(shù)幫助