必看好文-MOS管構成的基本門(mén)邏輯電路解析-KIA MOS管

MOS管邏輯電路-分析重點(diǎn)：

1.MOS管構成的緩沖器Buffer和漏極開(kāi)路們OD門(mén)是數字電路非常重要的概念,怎么構成的？

2.反相器,線(xiàn)與邏輯怎么玩， 又怎么用呢？

3.根據原理圖，真值表,應用典型電路全面了解基本的邏輯門(mén),與門(mén),或門(mén)，與非門(mén)。

4.導體SS, TT, FF是怎么回事？

MOS管邏輯電路（與門(mén)，或門(mén)，非門(mén)等）

作為硬件工程師，不能不懂芯片；而要想懂芯片，MOS管構成的各種基本邏輯電路必須熟記于心，才能夠更熟練的看懂芯片的框圖。場(chǎng)效應管（Field-Effect Transistor）通過(guò)不同的搭配可以構成各種各樣的門(mén)電路，如開(kāi)篇所說(shuō)，這些最基本的單元電路或許是現代IC的基礎。以下的電路形式在常用的74系列的芯片中大量存在著(zhù)，之后介紹的OD門(mén)，緩沖器則常見(jiàn)于芯片的GPIO口等管腳的設計。

MOS管構成基本的與門(mén)、或門(mén)電路

與門(mén)可以由六個(gè)管子構成，通過(guò)示意圖應該能更清楚看出與門(mén)的工作示意圖，然后由真值表可以看出輸入輸出的對應關(guān)系。本文中給出與門(mén)的對應電路，如有興趣，大家可以思考或門(mén)的電路結構，其實(shí)二者是存在對應關(guān)系的。

2. 反相器

下圖則給出了反相器的電路圖，輸入和輸出狀態(tài)相反，謂之反相器。

電路分析：

輸入Vi為低電平時(shí)，上管導通，下管截止，輸出為高電平；輸入Vi為高電平時(shí)，上管截止，下管導通，輸出為低電平。

與非門(mén)

下圖則給出了與非門(mén)的電路圖，與非門(mén)也就是同為零，異為一。

當A,B輸入均為低電平時(shí)，1,2管導通，3,4管截止，C端電壓與Vdd一致，輸出高電平。當A輸入高電平，B輸入低電平，1,3管導通，2,4管截止，C端電位與1管的漏極保持一致，輸出高電平。

當A輸入低電平，B輸入高電平，2,4導通，1,3管截止，C端電位與2管的漏極保持一致，輸出高電平。當A，B輸入均為高電平時(shí)，1,2管截止，3,4管導通，C端電壓與地一致，輸出低電平。

4. 緩沖器Buffer

CMOS緩沖器(buffer)，緩沖器跟反相器是對立的，緩沖器輸入與輸出相同，反相器輸入與輸出相反。

電路分析：

前面一級Q1，Q2組成了一個(gè)反相器；后面一級Q3，Q4又構成了一個(gè)反相器，相當于反了兩次相，于是又還原了。

5. 漏極開(kāi)路門(mén)

漏極開(kāi)路門(mén)是一個(gè)十分經(jīng)典常用的電路，常見(jiàn)于主芯片的GPIO口或者單片機的GPIO口的設計中。最重要的一點(diǎn)就是：漏極開(kāi)路是高阻態(tài)，一般應用需要接上拉電阻。

【漏極開(kāi)路門(mén)的應用-線(xiàn)與邏輯】

“線(xiàn)與”邏輯是因為多個(gè)邏輯單元的輸出的三極管，共用一個(gè)上拉電阻，只要一個(gè)邏輯單元輸出低電平，即集電極（漏極）開(kāi)路輸出的管子導通，那么輸出低電平；而只有全部單元截止,輸出端被上拉電阻置為高電平，這是一個(gè)很實(shí)用的電路，可以用于邏輯仲裁等電路系統中。

聯(lián)系方式：鄒先生

聯(lián)系電話(huà)：0755-83888366-8022

手機：18123972950

QQ：2880195519

聯(lián)系地址：深圳市福田區車(chē)公廟天安數碼城天吉大廈CD座5C1

請搜微信公眾號:“KIA半導體”或掃一掃下圖“關(guān)注”官方微信公眾號

請“關(guān)注”官方微信公眾號:提供  MOS管  技術(shù)幫助