影響MOSFET性能的一些因素-這些知識務(wù)必要了解-KIA MOS管

影響MOSFET性能有哪些因素？

在追求不斷提高能效的過(guò)程中，MOSFET的芯片和封裝也在不斷改進(jìn)。除了器件結構和加工工藝，MOSFET的性能還受其他幾個(gè)周?chē)嚓P(guān)因素的影響。影響MOSFET性能，這些因素包括封裝阻抗、印刷電路板(PCB)布局、互連線(xiàn)寄生效應和開(kāi)關(guān)速度。事實(shí)上，真正的開(kāi)關(guān)速度取決于其他幾個(gè)因素，例如切換的速度和保持柵極控制的能力，同時(shí)抑制柵極驅動(dòng)回路電感帶來(lái)的影響。

同樣，低柵極閾值還會(huì )加重Ldi/dt問(wèn)題。正因為了解電路中晶體管的性能很重要，所以我們將選用半橋拓撲。這種拓撲是電力電子裝置最常用的拓撲之一。這些例子重點(diǎn)介紹了同步壓降轉換器——一個(gè)半橋拓撲的具體應用。

圖1為具備雜散電感和電阻(由封裝鍵合線(xiàn)、引線(xiàn)框以及電路板布局和互連線(xiàn)帶來(lái))等寄生效應的半橋電路。共源電感(CSI)傾向于降低控制FET(高邊FET)的導通和關(guān)斷速度。如果與柵極驅動(dòng)串聯(lián)，通過(guò)CSI的電壓加至柵極驅動(dòng)上，可使FET處于導通狀態(tài)(條件：V = -Ldi/dt)，從而延遲晶體管的關(guān)斷。這也會(huì )增大控制FET的功耗，如圖2所示。

更高的功耗會(huì )導致轉換效率降低。另外，由于雜散電感，電路出現尖峰電壓的可能性很高。如果這些尖峰電壓超過(guò)器件的額定值，可能會(huì )引起故障。為了消除或使這種寄生電感最小化，設計人員必須采用類(lèi)似無(wú)引腳或接線(xiàn)柱的DirecFET等封裝形式，并采用使互連線(xiàn)阻抗最小化的布局。與標準封裝不同，DirecFET無(wú)鍵合線(xiàn)或引線(xiàn)框。

因此，它可極大地降低導通電阻，同時(shí)大幅降低開(kāi)關(guān)節點(diǎn)的振鈴，抑制開(kāi)關(guān)損耗。緩和C dv/dt感應導通影響性能的另一個(gè)因素是C dv/dt感應導通(和由此產(chǎn)生的擊穿)。C dv/dt通過(guò)柵漏電容CGD的反饋作用(引起不必要的低邊FET導通)，使低邊(或同步)FET出現柵極尖峰電壓。實(shí)際上，當Q2的漏源極的電壓升高時(shí)，電流就會(huì )經(jīng)由柵漏電容CGD 流入總柵極電阻RG ，如圖3(a)所示。

因此，它會(huì )導致同步FET Q2的柵極出現尖峰電壓。當該柵極電壓超出規定的閾值時(shí)，它就會(huì )被迫導通。圖3(b)顯示的，正是在圖3(a)所示 典型同步壓降轉換器拓撲中，同步FET Q2在這種工作模式下的主要波形。

影響MOSFET性能，另一個(gè)可影響電源產(chǎn)品設計的MOSFET性能的因素是布局。例如，不合理的電路板布局可增大電源電路的寄生效應，反過(guò)來(lái)，增大的寄生效應又會(huì )提高電源的開(kāi)關(guān)和導通損耗。此外，它還會(huì )提高電磁干擾的噪聲水平，從而使設計出的產(chǎn)品達不到理想的性能。若要最大限度降低電路板布局帶來(lái)的影響，設計人員必須確保通過(guò)將驅動(dòng)和MOSFET盡可能地背靠背放置，從而使輸入回路面積最小化，如圖4所示。

圖4右側有一個(gè)位于FET下方的小型陶瓷支路，利用過(guò)孔形成一個(gè)極小的輸入回路。因此，需要將支路電容靠近驅動(dòng)放置，并將輸入陶瓷電容CIN 靠近高邊MOSFET放置。在這里，控制回路FET相對于同步FET具備更高的優(yōu)先權。如果將FET并聯(lián)，需要確保柵極回路阻抗匹配。

另外，該布局必須采用隔離的模擬接地層和功率接地層，使大電流電路形成獨立的回路，從而不干擾敏感的模擬電路。然后，必須將這兩個(gè)接地層與PCB布局的一個(gè)點(diǎn)連接。此外，設計人員還必須利用多個(gè)過(guò)孔，使FET與輸入引腳Vin或接地層連接。電路板上任何未用區域必須灌注銅?？傊?，封裝阻抗、PCB布局、互連線(xiàn)寄生效應和開(kāi)關(guān)速度都是影響電源電路MOSFET性能的重要因素。

因此，要想在高功率密度條件下獲得最佳的轉換效率，必須在設計MOSFET過(guò)程中，充分考慮封裝、電路板布局(包括互連線(xiàn))、阻抗和開(kāi)關(guān)速度。

F3： 實(shí)際上，當Q2的漏源極的電壓升高時(shí)，電流就會(huì )經(jīng)由柵漏電容CGD 流入總柵極電阻RG ，如圖3(a)所示。因此，它會(huì )導致同步FET Q2的柵極出現尖峰電壓。當該柵極電壓超出規定的閾值時(shí)，它就會(huì )被迫導通。圖3(b)顯示的，正是在圖3(a)所示 典型同步壓降轉換器拓撲中，同步FETQ2在這種工作模式下的主要波形。

聯(lián)系方式：鄒先生

聯(lián)系電話(huà)：0755-83888366-8022

手機：18123972950

QQ：2880195519

聯(lián)系地址：深圳市福田區車(chē)公廟天安數碼城天吉大廈CD座5C1

請搜微信公眾號:“KIA半導體”或掃一掃下圖“關(guān)注”官方微信公眾號

請“關(guān)注”官方微信公眾號:提供  MOS管  技術(shù)幫助