如何降低mosfet導通壓降-降低高壓MOSFET導通電阻原理與方法?-KIA MOS管
信息來(lái)源：本站 日期：2020-09-29
如何降低mosfet導通壓降，Rds（on）是MOS管導通時(shí)，D極和S極之間的內生電阻，它的存在會(huì )產(chǎn)生壓降，所以越小越好。D極與S極間電流Id最大時(shí)完全導通。在圖中可以看到Vgs=10v完全導通，電阻Rds=5歐左右，電流Id=500mA（最大，完全導通），產(chǎn)生壓降Vds=2.5v。而Vgs=4.5v時(shí)，Id=75mA（不是最大，沒(méi)完全導通），Rds=5.3歐左右，雖然沒(méi)完全導通，但產(chǎn)生的壓降Vds=0.4v最小，比Vgs=10v產(chǎn)生的壓降小得多。
對于信號控制（控制DS極導通接地實(shí)現高低平）來(lái)說(shuō)只要電壓，不需要電流，所以只要求MOS管導通時(shí)產(chǎn)生的壓降越小越好，可以使D極的電壓直接被拉為接近0v，因此首選Vgs=4.5v左右，而不選10v。有些用于信號控制的MOS管如2N7002K，Vgs為10V和4.5V時(shí)產(chǎn)生的壓降差不多，可以根據情況選擇10v或者4.5v左右的導通電壓。因此對信號控制來(lái)說(shuō)，原則上是選擇導通時(shí)產(chǎn)生的壓降越小越好。
從圖中可以看出Vgs為10v和4.5v時(shí)，Id為12.4A，都達到最大，都可完全導通。但10v比4.5v的導通電阻小，產(chǎn)生壓降小（大約差0.7v），并且10v的開(kāi)關(guān)速度快，損失的能量少，開(kāi)關(guān)效率高，所以首選10v。
至于P溝道MOS管，跟N溝道的差不多，它用在信號控制方面的很少，主要是用在電源控制如AO4425，G極電壓必須低于S極10V以上，也就是Vgs《-10v，才能完全導通（Rds= 9 mΩ左右）。
如下圖
總結：如何降低mosfet導通壓降，信號控制使用的MOS管，只要電壓，不需要電流，要求導通時(shí)產(chǎn)生的壓降Vds最小，首選Vgs=4.5v左右，對信號控制來(lái)說(shuō)，原則上是選擇導通時(shí)產(chǎn)生的壓降越小越好。電源控制使用的MOS管，既要電壓也要電流，要求完全導通，要求Id最大，產(chǎn)生的壓降Vds最小，首選Vgs=10v左右。
MOS管與一般晶體三極管是不同的。它是電壓控制元件，它是柵極電壓控制的是S-D極間的體電阻。在柵極施加不同的電壓，源-漏極之間就會(huì )有電阻的變化，這就是MOS管的工作原理。柵極電壓對應在器件S-D極的電阻變化曲線(xiàn)可以查器件手冊。根據MOS管的這個(gè)特性，既可以選擇將MOS管作放大器工作，也可以選擇作為開(kāi)關(guān)工作。
1、不同耐壓的MOSFET的導通電阻分布
不同耐壓的MOSFET，其導通電阻中各部分電阻比例分布也不同。如耐壓30V的MOSFET，其外延層電阻僅為 總導通電阻的29%，耐壓600V的MOSFET的外延層電阻則是總導通電阻的96.5%。由此可以推斷耐壓800V的MOSFET的導通電阻將幾乎被外 延層電阻占據。欲獲得高阻斷電壓，就必須采用高電阻率的外延層，并增厚。這就是常規高壓MOSFET結構所導致的高導通電阻的根本原因。
2、降低高壓MOSFET導通電阻的思路
增加管芯面積雖能降低導通電阻，但成本的提高所付出的代價(jià)是商業(yè)品所不允許的。引入少數載流子導電雖能降低導通壓降，但付出的代價(jià)是開(kāi)關(guān)速度的降低并出現拖尾電流，開(kāi)關(guān)損耗增加，失去了MOSFET的高速的優(yōu)點(diǎn)。
以上兩種辦法不能降低高壓MOSFET的導通電阻，所剩的思路就是如何將阻斷高電壓的低摻雜、高電阻率區域和導電通道的高摻雜、低電阻率分開(kāi)解決。如除導通時(shí)低摻雜的高耐壓外延層對導通電阻只能起增大作用外并無(wú)其他用途。這樣，是否可以將導電通道以高摻雜較低電阻率實(shí)現，而在MOSFET關(guān)斷時(shí)，設法使這個(gè)通道以某種方式夾斷，使整個(gè)器件耐壓僅取決于低摻雜的N-外延層。基于這種思想，1988年INFINEON推出內建橫向電場(chǎng)耐壓為600V的 COOLMOS，使這一想法得以實(shí)現。內建橫向電場(chǎng)的高壓MOSFET的剖面結構及高阻斷電壓低導通電阻的示意圖如圖3所示。
與常規MOSFET結構不同，內建橫向電場(chǎng)的MOSFET嵌入垂直P(pán)區將垂直導電區域的N區夾在中間，使MOSFET關(guān)斷時(shí)，垂直的P與N之間建立橫向電場(chǎng)，并且垂直導電區域的N摻雜濃度高于其外延區N-的摻雜濃度。
當VGS＜VTH時(shí)，由于被電場(chǎng)反型而產(chǎn)生的N型導電溝道不能形成，并且D，S間加正電壓，使MOSFET內部PN結反偏形成耗盡層，并將垂直導電的N 區耗盡。這個(gè)耗盡層具有縱向高阻斷電壓，如圖3（b）所示，這時(shí)器件的耐壓取決于P與N-的耐壓。因此N-的低摻雜、高電阻率是必需的。
當CGS＞VTH時(shí)，被電場(chǎng)反型而產(chǎn)生的N型導電溝道形成。源極區的電子通過(guò)導電溝道進(jìn)入被耗盡的垂直的N區中和正電荷，從而恢復被耗盡的N型特性，因此導電溝道形成。由于垂直N區具有較低的電阻率，因而導通電阻較常規MOSFET將明顯降低。
如何降低mosfet導通壓降，通過(guò)以上分析可以看到：阻斷電壓與導通電阻分別在不同的功能區域。將阻斷電壓與導通電阻功能分開(kāi)，解決了阻斷電壓與導通電阻的矛盾，同時(shí)也將阻斷時(shí)的表面PN結轉化為掩埋PN結，在相同的N-摻雜濃度時(shí)，阻斷電壓還可進(jìn)一步提高。
聯(lián)系方式：鄒先生
聯(lián)系電話(huà)：0755-83888366-8022
手機：18123972950
QQ：2880195519
聯(lián)系地址：深圳市福田區車(chē)公廟天安數碼城天吉大廈CD座5C1
請搜微信公眾號:“KIA半導體”或掃一掃下圖“關(guān)注”官方微信公眾號
請“關(guān)注”官方微信公眾號:提供 MOS管 技術(shù)幫助
