主板cmos電路分析-CMOS電路分析ESD保護結構的設計

cmos電路簡(jiǎn)介

CMOS電路是互補型金屬氧化物半導體電路(Complementary Metal-Oxide-Semiconductor)的英文字頭縮寫(xiě)，它由絕緣場(chǎng)效應晶體管組成，由于只有一種載流子，因而是一種單極型晶體管集成電路，其基本結構是一個(gè)N溝道MOS管和一個(gè)P溝道MOS管，如下圖所示。

cmos電路分析

CMOS電路基本結構示意圖

cmos電路工作原理

cmos電路分析工作原理如下：

由于兩管柵極工作電壓極性相反，故將兩管柵極相連作為輸入端，兩個(gè)漏極相連作為輸出端，如圖1(a)所示，則兩管正好互為負載，處于互補工作狀態(tài)。

當輸入低電平(Vi=Vss)時(shí)，PMOS管導通，NMOS管截止，輸出高電平，如圖1(b)所示。

當輸入高電平（Vi=VDD）時(shí)，PMOS管截止，NMOS管導通，輸出為低電平，如圖1(c)所示。

兩管如單刀雙擲開(kāi)關(guān)一樣交替工作，構成反相器。

cmos電路分析

主板CMOS電路分析

一、主板CMOS電路分析-主板CMOS電路組成

1. CMOS電路由于要保存CMOS存儲器中的信息，在主板斷電后，由一塊紐扣電池供電使CMOS電路正常工作，保證CMOS存儲器中的信息不丟失。CMOS電路在得到不間斷的供電和外圍專(zhuān)用晶振提供的時(shí)鐘信號后，將一直處于工作狀態(tài)，可隨時(shí)參與喚醒任務(wù)（即開(kāi)機）。

2. CMOS電路主要由CMOS隨機存儲器．實(shí)時(shí)時(shí)鐘電路（包括振蕩器．晶振、諧振電容等）、跳線(xiàn)、南橋芯片、電池及供電電路等幾部分組成。

cmos電路分析

二、主板CMOS電路分析-CMOS隨機存儲器

CMOS隨機存儲器的作用是存儲系統日期、時(shí)間、主板上存儲器的容量、硬盤(pán)的類(lèi)型和數目、顯卡的類(lèi)型，當前系統的硬件配置和用戶(hù)設置的某些參數等重要信息，開(kāi)機時(shí)由BIOS對系統自檢初始化后，將系統自檢到的配置與CMOS隨機存儲器中的參數進(jìn)行比較，正確無(wú)誤后才啟動(dòng)系統。

三、主板CMOS電路分析-實(shí)時(shí)時(shí)鐘電路

1.實(shí)時(shí)時(shí)鐘電路的作用是產(chǎn)生32. 768kHz的正弦波形時(shí)鐘信號，負責向CMOS電路和開(kāi)機電路提供所需的時(shí)鐘信號(CLK)。實(shí)時(shí)時(shí)鐘電路主要包括振蕩器（集成在南橋中）、32.768kHz的晶振、諧振電容等元器件。

CMOS電路分析ESD保護結構的設計

大部分的ESD電流來(lái)自電路外部，因此ESD保護電路一般設計在PAD旁，I/O電路內部。典型的I/O電路由輸出驅動(dòng)和輸入接收器兩部分組成。ESD 通過(guò)PAD導入芯片內部，因此I/O里所有與PAD直接相連的器件都需要建立與之平行的ESD低阻旁路，將ESD電流引入電壓線(xiàn)，再由電壓線(xiàn)分布到芯片各個(gè)管腳，降低ESD的影響。具體到I/O電路，就是與PAD相連的輸出驅動(dòng)和輸入接收器，必須保證在ESD發(fā)生時(shí)，形成與保護電路并行的低阻通路，旁路 ESD電流，且能立即有效地箝位保護電路電壓。而在這兩部分正常工作時(shí)，不影響電路的正常工作。

常用的ESD保護器件有電阻、二極管、雙極性晶體管、MOS管、可控硅等。由于MOS管與CMOS工藝兼容性好，因此常采用MOS管構造保護電路。

CMOS工藝條件下的NMOS管有一個(gè)橫向寄生n-p-n(源極-p型襯底-漏極)晶體管，這個(gè)寄生的晶體管開(kāi)啟時(shí)能吸收大量的電流。利用這一現象可在較小面積內設計出較高ESD耐壓值的保護電路，其中最典型的器件結構就是柵極接地NMOS(GGNMOS，GateGroundedNMOS)。

在正常工作情況下，NMOS橫向晶體管不會(huì )導通。當ESD發(fā)生時(shí)，漏極和襯底的耗盡區將發(fā)生雪崩，并伴隨著(zhù)電子空穴對的產(chǎn)生。一部分產(chǎn)生的空穴被源極吸收，其余的流過(guò)襯底。由于襯底電阻Rsub的存在，使襯底電壓提高。當襯底和源之間的PN結正偏時(shí)，電子就從源發(fā)射進(jìn)入襯底。這些電子在源漏之間電場(chǎng)的作用下，被加速，產(chǎn)生電子、空穴的碰撞電離，從而形成更多的電子空穴對，使流過(guò)n-p-n晶體管的電流不斷增加，最終使NMOS晶體管發(fā)生二次擊穿，此時(shí)的擊穿不再可逆，則NMOS管損壞。

為了進(jìn)一步降低輸出驅動(dòng)上NMOS在ESD時(shí)兩端的電壓，可在ESD保護器件與GGNMOS之間加一個(gè)電阻。這個(gè)電阻不能影響工作信號，因此不能太大。畫(huà)版圖時(shí)通常采用多晶硅(poly)電阻。

只采用一級ESD保護，在大ESD電流時(shí)，電路內部的管子還是有可能被擊穿。GGNMOS導通，由于ESD電流很大，襯底和金屬連線(xiàn)上的電阻都不能忽略，此時(shí)GGNMOS并不能箝位住輸入接收端柵電壓，因為讓輸入接收端柵氧化硅層的電壓達到擊穿電壓的是GGNMOS與輸入接收端襯底間的IR壓降。為避免這種情況，可在輸入接收端附近加一個(gè)小尺寸GGNMOS進(jìn)行二級ESD保護，用它來(lái)箝位輸入接收端柵電壓，如下圖所示。

cmos電路分析