Cool-MOS原理、結構、制造方法概述及Cool-MOS的優(yōu)勢與問(wèn)題-KIA MOS管
信息來(lái)源：本站 日期：2019-04-29
對于常規VDMOS器件結構， Rdson與BV存在矛盾關(guān)系，要想提高BV，都是從減小EPI參雜濃度著(zhù)手，但是外延層又是正向電流流通的通道，EPI參雜濃度減小了，電阻必然變大，Rdson增大。所以對于普通VDMOS，兩者矛盾不可調和。
但是對于COOLMOS，這個(gè)矛盾就不那么明顯了。通過(guò)設置一個(gè)深入EPI的的P區，大大提高了BV，同時(shí)對Rdson上不產(chǎn)生影響。為什么有了這個(gè)深入襯底的P區，就能大大提高耐壓呢？
對于常規VDMOS，反向耐壓，主要靠的是N型EPI與body區界面的PN結，對于一個(gè)PN結，耐壓時(shí)主要靠的是耗盡區承受，耗盡區內的電場(chǎng)大小、耗盡區擴展的寬度的面積，也就是下圖中的淺綠色部分，就是承受電壓的大小。常規VDMOS，P body濃度要大于N EPI， PN結耗盡區主要向低參雜一側擴散，所以此結構下，P body區域一側，耗盡區擴展很小，基本對承壓沒(méi)有多大貢獻，承壓主要是P body－－N EPI在N型的一側區域，這個(gè)區域的電場(chǎng)強度是逐漸變化的，越是靠近PN結面（a圖的A結），電場(chǎng)強度E越大。所以形成的淺綠色面積有呈現梯形。
但是對于COOLMOS結構，由于設置了相對P body濃度低一些的P region區域，所以P區一側的耗盡區會(huì )大大擴展，并且這個(gè)區域深入EPI中，造成了PN結（b圖的A結）兩側都能承受大的電壓，換句話(huà)說(shuō)，就是把峰值電場(chǎng)Ec由靠近器件表面，向器件內部深入的區域移動(dòng)了。形成的耐壓（圖中淺綠色的面積）就大了。當COOLMOS正向導通時(shí)，正向電流流通的路徑，并沒(méi)有因為設置了P region而受到影響。
圖1 CoolMos與普通VDMOS的差異
圖2 CoolMos與普通VDMOS相比BV和Rdson的優(yōu)勢
1、多次注入法
英飛凌采用多次注入法形成的結構，如圖3所示。之所以采用多次注入，是由于P區需要深入到EPI中，且要均勻分布，一次注入即使能注入到這么深，在這個(gè)深度中的分布也不會(huì )均勻，所以要采用多次注入法。
2、傾斜角度注入（STM技術(shù)）
除了多次注入法，能保證在EPI中注入這么深，并且保證不同位置的濃度差異不大的方法還有 STM技術(shù)（Super trench MOSFET）。采用傾斜角度注入，實(shí)現Super junction的結構（STM）。
3、開(kāi)深溝槽后外延生長(cháng)填充形成P區
上海華虹NEC電子有限公司的專(zhuān)利：本發(fā)明公開(kāi)了一種ＣｏｏｌＭＯＳ結構中縱向Ｐ型區的形成方法，通過(guò)在Ｎ型外延上開(kāi)深溝槽，然后再利用外延工藝在溝槽內生長(cháng)出Ｐ型單晶硅形成在Ｎ型外延上的Ｐ型區域，然后通過(guò)回刻工藝將槽內生長(cháng)的Ｐ型外延單晶刻蝕到與溝槽表面平齊，以形成ＣｏｏｌＭＯＳ的縱向Ｐ型區域。該方法減少了工藝的復雜度和加工時(shí)間。
1.通態(tài)阻抗小，通態(tài)損耗小。
由于SJ-MOS 的Rdson 遠遠低于VDMOS，在系統電源類(lèi)產(chǎn)品中SJ-MOS 的導通損耗必然較之VDMOS要減少的多。其大大提高了系統產(chǎn)品上面的單體MOSFET 的導通損耗，提高了系統產(chǎn)品的效率，SJ-MOS的這個(gè)優(yōu)點(diǎn)在大功率、大電流類(lèi)的電源產(chǎn)品產(chǎn)品上，優(yōu)勢表現的尤為突出。
2.同等功率規格下封裝小，有利于功率密度的提高。
首先，同等電流以及電壓規格條件下，SJ-MOS 的晶源面積要小于VDMOS 工藝的晶源面積，這樣作為MOS 的廠(chǎng)家，對于同一規格的產(chǎn)品，可以封裝出來(lái)體積相對較小的產(chǎn)品，有利于電源系統功率密度的提高。
其次，由于SJ-MOS 的導通損耗的降低從而降低了電源類(lèi)產(chǎn)品的損耗，因為這些損耗都是以熱量的形式散發(fā)出去，我們在實(shí)際中往往會(huì )增加散熱器來(lái)降低MOS 單體的溫升，使其保證在合適的溫度范圍內。由于SJ-MOS 可以有效的減少發(fā)熱量，減小了散熱器的體積，對于一些功率稍低的電源，甚至使用SJ-MOS 后可以將散熱器徹底拿掉。有效的提高了系統電源類(lèi)產(chǎn)品的功率密度。
3.柵電荷小，對電路的驅動(dòng)能力要求降低。
傳統VDMOS 的柵電荷相對較大，我們在實(shí)際應用中經(jīng)常會(huì )遇到由于IC 的驅動(dòng)能力不足造成的溫升問(wèn)題，部分產(chǎn)品在電路設計中為了增加IC 的驅動(dòng)能力，確保MOSFET 的快速導通，我們不得不增加推挽或其它類(lèi)型的驅動(dòng)電路，從而增加了電路的復雜性。SJ-MOS 的柵電容相對比較小，這樣就可以降低其對驅動(dòng)能力的要求，提高了系統產(chǎn)品的可靠性。
4.節電容小，開(kāi)關(guān)速度加快，開(kāi)關(guān)損耗小。
由于SJ-MOS 結構的改變，其輸出的節電容也有較大的降低，從而降低了其導通及關(guān)斷過(guò)程中的損耗。同時(shí)由于SJ-MOS 柵電容也有了響應的減小，電容充電時(shí)間變短，大大的提高了SJ-MOS 的開(kāi)關(guān)速度。對于頻率固定的電源來(lái)說(shuō)，可以有效的降低其開(kāi)通及關(guān)斷損耗。提高整個(gè)電源系統的效率。這一點(diǎn)尤其在頻率相對較高的電源上，效果更加明顯。
1.EMI 可能超標。
由于SJ-MOS 擁有較小的寄生電容，造就了超級結MOSFET 具有極快的開(kāi)關(guān)特性。因為這種快速開(kāi)關(guān)特性伴有極高的dv/dt 和di/dt，會(huì )通過(guò)器件和印刷電路板中的寄生元件而影響開(kāi)關(guān)性能。對于在現代高頻開(kāi)關(guān)電源來(lái)說(shuō)，使用了超級結MOSFET，EMI 干擾肯定會(huì )變大，對于本身設計余量比較小的電源板，在SJ-MOS 在替換VDMOS 的過(guò)程中肯定會(huì )出現EMI 超標的情況。
2.柵極震蕩。
功率MOSFET 的引線(xiàn)電感和寄生電容引起的柵極振鈴，由于超級結MOSFET 具有較高的開(kāi)關(guān)dv/dt。其震蕩現象會(huì )更加突出。這種震蕩在啟動(dòng)狀態(tài)、過(guò)載狀況和MOSFET 并聯(lián)工作時(shí)，會(huì )發(fā)生嚴重問(wèn)題，導致MOSFET 失效的可能。
3.抗浪涌及耐壓能力差。
由于SJ-MOS 的結構原因，很多廠(chǎng)商的SJ-MOS 在實(shí)際應用推廣替代VDMOS 的過(guò)程中，基本都出現過(guò)浪涌及耐壓測試不合格的情況。這種情況在通信電源及雷擊要求較高的電源產(chǎn)品上，表現的更為突出。這點(diǎn)必須引起我們的注意。
4.漏源極電壓尖峰比較大。
尤其在反激的電路拓撲電源，由于本身電路的原因，變壓器的漏感、散熱器接地、以及電源地線(xiàn)的處理等問(wèn)題，不可避免的要在MOSFET 上產(chǎn)生相應的電壓尖峰。針對這樣的問(wèn)題，反激電源大多選用RCD SUNBER 電路進(jìn)行吸收。由于SJ-MOS 擁有較快的開(kāi)關(guān)速度，勢必會(huì )造成更高的VDS 尖峰。如果反壓設計余量太小及漏感過(guò)大，更換SJ-MOS 后，極有可能出現VD 尖峰失效問(wèn)題。
5.紋波噪音差。
由于SJ-MOS 擁有較高的dv/dt 和di/dt，必然會(huì )將MOSFET 的尖峰通過(guò)變壓器耦合到次級，直接造成輸出的電壓及電流的紋波增加。甚至造成電容的溫升失效問(wèn)題的產(chǎn)生。
聯(lián)系方式：鄒先生
聯(lián)系電話(huà)：0755-83888366-8022
手機：18123972950
QQ：2880195519
聯(lián)系地址：深圳市福田區車(chē)公廟天安數碼城天吉大廈CD座5C1
請搜微信公眾號:“KIA半導體”或掃一掃下圖“關(guān)注”官方微信公眾號
請“關(guān)注”官方微信公眾號:提供 MOS管 技術(shù)幫助
