MOS電路詳解-MOS電路圖、應用與P溝道MOS管開(kāi)關(guān)電路-KIA MOS管
信息來(lái)源：本站 日期：2018-12-04
MOS電路為單極型集成電路，又稱(chēng)為MOS集成電路，它采用金屬－氧化物半導體場(chǎng)效應管(Metal Oxide Semi-conductor Field Effect Transistor,縮寫(xiě)為MOSFET)制造，其主要特點(diǎn)是結構簡(jiǎn)單、制造方便、集成度高、功耗低，但速度較慢。
MOS集成電路又分為PMOS(P-channel Metal Oxide Semiconductor，P溝道金屬氧化物半導體)、NMOS(N-channel Metal Oxide Semiconductor，N溝道金屬氧化物半導體)和CMOS(Complement Metal Oxide Semiconductor，復合互補金屬氧化物半導體)等類(lèi)型。
MOS電路中應用最廣泛的為CMOS電路，CMOS數字電路中，應用最廣泛的為4000、4500系列，它不但適用于通用邏輯電路的設計，而且綜合性能也很好，它與TTL電路一起成為數字集成電路中兩大主流產(chǎn)品。CMOS數字集成電路電路主要分為4000（4500系列）系列、54HC/74HC系列、54HCT/74HCT系列等，實(shí)際上這三大系列之間的引腳功能、排列順序是相同的，只是某些參數不同而已。
例如，74HC4017與CD4017為功能相同、引腳排列相同的電路，前者的工作速度高，工作電源電壓低。4000系列中目前最常用的是B系列，它采用了硅柵工藝和雙緩沖輸出結構。
Bi-CMOS是雙極型CMOS（Bipolar-CMOS）電路的簡(jiǎn)稱(chēng)，這種門(mén)電路的特點(diǎn)是邏輯部分采用CMOS結構，輸出級采用雙極型三極管，因此兼有CMOS電路的低功耗和雙極型電路輸出阻抗低的優(yōu)點(diǎn)。
當使用5V電源，這時(shí)候如果使用傳統的圖騰柱結構，由于三極管的be有0.7V左右的壓降，導致實(shí)際最終加在gate上的電壓只有4.3V。這時(shí)候，我們選用標稱(chēng)gate電壓4.5V的MOS管就存在一定的風(fēng)險。同樣的問(wèn)題也發(fā)生在使用3V或者其他低壓電源的場(chǎng)合。
輸入電壓并不是一個(gè)固定值，它會(huì )隨著(zhù)時(shí)間或者其他因素而變動(dòng)。這個(gè)變動(dòng)導致PWM電路提供給MOS管的驅動(dòng)電壓是不穩定的。為了讓MOS管在高gate電壓下安全，很多MOS管內置了穩壓管強行限制gate電壓的幅值。在這種情況下，當提供的驅動(dòng)電壓超過(guò)穩壓管的電壓，就會(huì )引起較大的靜態(tài)功耗。同時(shí)，如果簡(jiǎn)單的用電阻分壓的原理降低gate電壓，就會(huì )出現輸入電壓比較高的時(shí)候，MOS管工作良好，而輸入電壓降低的時(shí)候gate電壓不足，引起導通不夠徹底，從而增加功耗。
在一些控制電路中，邏輯部分使用典型的5V或者3.3V數字電壓，而功率部分使用12V甚至更高的電壓。兩個(gè)電壓采用共地方式連接。這就提出一個(gè)要求，需要使用一個(gè)電路，讓低壓側能夠有效的控制高壓側的MOS管，同時(shí)高壓側的MOS管也同樣會(huì )面對1和2中提到的問(wèn)題。在這三種情況下，圖騰柱結構無(wú)法滿(mǎn)足輸出要求，而很多現成的MOS驅動(dòng)IC，似乎也沒(méi)有包含gate電壓限制的結構。
下圖是兩種P溝道MOS管開(kāi)關(guān)電路應用：其中第一種NMOS管為高電平導通，低電平截斷，Drain端接后面電路的接地端；第二種為P溝道MOS管開(kāi)關(guān)電路，為高電平斷開(kāi)，低電平導通，Drain端接后面電路的VCC端。
金屬氧化物半導體場(chǎng)效應(MOS)晶體管可分為N溝道與P溝道兩大類(lèi)， P溝道硅MOS場(chǎng)效應晶體管在N型硅襯底上有兩個(gè)P+區，分別叫做源極和漏極，兩極之間不通導，柵極上加有足夠的正電壓(源極接地)時(shí)，柵極下的N型硅表面呈現P型反型層，成為銜接源極和漏極的溝道。改動(dòng)柵壓可以改動(dòng)溝道中的電子密度，從而改動(dòng)溝道的電阻。這種MOS場(chǎng)效應晶體管稱(chēng)為P溝道增強型場(chǎng)效應晶體管。
假設N型硅襯底表面不加柵壓就已存在P型反型層溝道，加上恰當的偏壓，可使溝道的電阻增大或減小。這樣的MOS場(chǎng)效應晶體管稱(chēng)為P溝道耗盡型場(chǎng)效應晶體管。統稱(chēng)為PMOS晶體管。
P溝道MOS晶體管的空穴遷移率低，因而在MOS晶體管的幾何尺寸和工作電壓絕對值相等的情況下，PMOS晶體管的跨導小于N溝道MOS晶體管。此外，P溝道MOS晶體管閾值電壓的絕對值普通偏高，懇求有較高的工作電壓。它的供電電源的電壓大小和極性，與雙極型晶體管——晶體管邏輯電路不兼容。PMOS因邏輯擺幅大，充電放電過(guò)程長(cháng)，加之器件跨導小，所以工作速度更低，在P溝道MOS管開(kāi)關(guān)電路(見(jiàn)N溝道金屬—氧化物—半導體集成電路)呈現之后，多數已為NMOS電路所取代。
只是，因PMOS電路工藝簡(jiǎn)單，價(jià)錢(qián)低價(jià)，有些中范圍和小范圍數字控制電路仍采用PMOS電路技術(shù)。PMOS的特性，Vgs小于一定的值就會(huì )導通，適宜用于源極接VCC時(shí)的情況（高端驅動(dòng)）。但是，固然PMOS可以很便當地用作高端驅動(dòng)，但由于導通電阻大，價(jià)錢(qián)貴，交流種類(lèi)少等緣由，在高端驅動(dòng)中，通常還是運用NMOS。
正常工作時(shí)，P溝道增強型MOS管的襯底必需與源極相連，而漏心極的電壓Vds應為負值，以保證兩個(gè)P區與襯底之間的PN結均為反偏，同時(shí)為了在襯底頂表面左近構成導電溝道，柵極對源極的電壓Vgs也應為負。
1．Ｖds≠Ｏ的情況導電溝道構成以后，ＤＳ間加負向電壓時(shí)，那么在源極與漏極之間將有漏極電流Ｉd流通，而且Ｉd隨Vds而增加．Ｉd沿溝道產(chǎn)生的壓降使溝道上各點(diǎn)與柵極間的電壓不再相等，該電壓削弱了柵極中負電荷電場(chǎng)的作用，使溝道從漏極到源極逐漸變窄．當Ｖds增大到使Ｖgd＝Ｖgs（TH），溝道在漏極左近呈現預夾斷．
2．導電溝道的構成（Ｖds＝0）當Vds=0時(shí)，在柵源之間加負電壓Vgs，由于絕緣層的存在，故沒(méi)有電流，但是金屬柵極被補充電而聚集負電荷，Ｎ型半導體中的多子電子被負電荷排斥向體內運動(dòng)，表面留下帶正電的離子，構成耗盡層，隨著(zhù)Ｇ、Ｓ間負電壓的增加，耗盡層加寬，當Vgs增大到一定值時(shí)，襯底中的空穴（少子）被柵極中的負電荷吸收到表面，在耗盡層和絕緣層之間構成一個(gè)Ｐ型薄層，稱(chēng)反型層，這個(gè)反型層就構成漏源之間的導電溝道，這時(shí)的Ｖgs稱(chēng)為開(kāi)啟電壓Vgs（th），Vgs到Vgs（th）后再增加，襯底表面感應的空穴越多，反型層加寬，而耗盡層的寬度卻不再變化，這樣我們可以用Vgs的大小控制導電溝道的寬度。
聯(lián)系方式：鄒先生
聯(lián)系電話(huà)：0755-83888366-8022
手機：18123972950
QQ：2880195519
聯(lián)系地址：深圳市福田區車(chē)公廟天安數碼城天吉大廈CD座5C1
請搜微信公眾號:“KIA半導體”或掃一掃下圖“關(guān)注”官方微信公眾號
請“關(guān)注”官方微信公眾號:提供 MOS管 技術(shù)幫助
