mos經(jīng)典驅動(dòng)電路詳解 mos結構與種類(lèi)、導通特性解析-KIA MOS管
信息來(lái)源：本站 日期：2018-11-28
在使用MOS管設計開(kāi)關(guān)電源或者馬達驅動(dòng)電路的時(shí)候，大部分人都會(huì )考慮MOS的導通電阻，最大電壓等，最大電流等，也有很多人僅僅考慮這些因素。這樣的電路也許是可以工作的，但并不是優(yōu)秀的，作為正式的產(chǎn)品設計也是不允許的。
MOSFET管是FET的一種（另一種是JFET），可以被制造成增強型或耗盡型，P溝道或N溝道共4種類(lèi)型，但實(shí)際應用的只有增強型的N溝道MOS管和增強型的P溝道MOS管，所以通常提到NMOS，或者PMOS指的就是這兩種。
至于為什么不使用耗盡型的MOS管，不建議刨根問(wèn)底。
對于這兩種增強型MOS管，比較常用的是NMOS。原因是導通電阻小，且容易制造。所以開(kāi)關(guān)電源和馬達驅動(dòng)的應用中，一般都用NMOS。下面的介紹中，也多以NMOS為主。
MOS管的三個(gè)管腳之間有寄生電容存在，這不是我們需要的，而是由于制造工藝限制產(chǎn)生的。寄生電容的存在使得在設計或選擇驅動(dòng)電路的時(shí)候要麻煩一些，但沒(méi)有辦法避免，后邊再詳細介紹。
在MOS管原理圖上可以看到，漏極和源極之間有一個(gè)寄生二極管。這個(gè)叫體二極管，在驅動(dòng)感性負載（如馬達），這個(gè)二極管很重要。順便說(shuō)一句，體二極管只在單個(gè)的MOS管中存在，在集成電路芯片內部通常是沒(méi)有的。
導通的意思是作為開(kāi)關(guān)，相當于開(kāi)關(guān)閉合。
NMOS的特性，Vgs大于一定的值就會(huì )導通，適合用于源極接地時(shí)的情況（低端驅動(dòng)），只要柵極電壓達到4V或10V就可以了。
PMOS的特性，Vgs小于一定的值就會(huì )導通，適合用于源極接VCC時(shí)的情況（高端驅動(dòng)）。但是，雖然PMOS可以很方便地用作高端驅動(dòng)，但由于導通電阻大，價(jià)格貴，替換種類(lèi)少等原因，在高端驅動(dòng)中，通常還是使用NMOS。
MOS管驅動(dòng)電路不管是NMOS還是PMOS，導通后都有導通電阻存在，這樣電流就會(huì )在這個(gè)電阻上消耗能量，這部分消耗的能量叫做導通損耗。選擇導通電阻小的MOS管會(huì )減小導通損耗?，F在的小功率MOS管導通電阻一般在幾十毫歐左右，幾毫歐的也有。
MOS在導通和截止的時(shí)候，一定不是在瞬間完成的。MOS兩端的電壓有一個(gè)下降的過(guò)程，流過(guò)的電流有一個(gè)上升的過(guò)程，在這段時(shí)間內，MOS管的損失是電壓和電流的乘積，叫做開(kāi)關(guān)損失。通常開(kāi)關(guān)損失比導通損失大得多，而且開(kāi)關(guān)頻率越快，損失也越大。
導通瞬間電壓和電流的乘積很大，造成的損失也就很大?？s短開(kāi)關(guān)時(shí)間，可以減小每次導通時(shí)的損失；降低開(kāi)關(guān)頻率，可以減小單位時(shí)間內的開(kāi)關(guān)次數。這兩種辦法都可以減小開(kāi)關(guān)損失。
跟雙極性晶體管相比，一般認為使MOS管導通不需要電流，只要GS電壓高于一定的值，就可以了。這個(gè)很容易做到，但是，我們還需要速度。
在MOS管的結構中可以看到，在GS，GD之間存在寄生電容，而MOS管的驅動(dòng)，實(shí)際上就是對電容的充放電。對電容的充電需要一個(gè)電流，因為對電容充電瞬間可以把電容看成短路，所以瞬間電流會(huì )比較大。選擇/設計MOS管驅動(dòng)時(shí)第一要注意的是可提供瞬間短路電流的大小。
MOS管驅動(dòng)電路第二注意的是，普遍用于高端驅動(dòng)的NMOS，導通時(shí)需要是柵極電壓大于源極電壓。而高端驅動(dòng)的MOS管導通時(shí)源極電壓與漏極電壓（VCC）相同，所以這時(shí) 柵極電壓要比VCC大4V或10V。如果在同一個(gè)系統里，要得到比VCC大的電壓，就要專(zhuān)門(mén)的升壓電路了。很多馬達驅動(dòng)器都集成了電荷泵，要注意的是應該 選擇合適的外接電容，以得到足夠的短路電流去驅動(dòng)MOS管。
上邊說(shuō)的4V或10V是常用的MOS管的導通電壓，設計時(shí)當然需要有一定的余量。而且電壓越高，導通速度越快，導通電阻也越小?，F在也有導通電壓更小的MOS管用在不同的領(lǐng)域里，但在12V汽車(chē)電子系統里，一般4V導通就夠用了。
MOS管的驅動(dòng)電路及其損失，可以參考Microchip公司的AN799 Matching MOSFET Drivers to MOSFETs。
現在的mos經(jīng)典驅動(dòng)電路，有幾個(gè)特別的需求：
當使用5V電源，這時(shí)候如果使用傳統的圖騰柱結構，由于三極管的be有0.7V左右的壓降，導致實(shí)際最終加在gate上的電壓只有4.3V。這時(shí)候，我們選用標稱(chēng)gate電壓4.5V的MOS管就存在一定的風(fēng)險。
同樣的問(wèn)題也發(fā)生在使用3V或者其他低壓電源的場(chǎng)合。
輸入電壓并不是一個(gè)固定值，它會(huì )隨著(zhù)時(shí)間或者其他因素而變動(dòng)。這個(gè)變動(dòng)導致PWM電路提供給MOS管的驅動(dòng)電壓是不穩定的。
為了讓MOS管在高gate電壓下安全，很多MOS管內置了穩壓管強行限制gate電壓的幅值。在這種情況下，當提供的驅動(dòng)電壓超過(guò)穩壓管的電壓，就會(huì )引起較大的靜態(tài)功耗。
同時(shí)，如果簡(jiǎn)單的用電阻分壓的原理降低gate電壓，就會(huì )出現輸入電壓比較高的時(shí)候，MOS管工作良好，而輸入電壓降低的時(shí)候gate電壓不足，引起導通不夠徹底，從而增加功耗。
在一些控制電路中，邏輯部分使用典型的5V或者3.3V數字電壓，而功率部分使用12V甚至更高的電壓。兩個(gè)電壓采用共地方式連接。
這就提出一個(gè)要求，需要使用一個(gè)電路，讓低壓側能夠有效的控制高壓側的MOS管，同時(shí)高壓側的MOS管也同樣會(huì )面對1和2中提到的問(wèn)題。
在這三種情況下，圖騰柱結構無(wú)法滿(mǎn)足輸出要求，而很多現成的MOS驅動(dòng)IC，似乎也沒(méi)有包含gate電壓限制的結構。
于是我設計了一個(gè)相對通用的電路來(lái)滿(mǎn)足這三種需求。
mos經(jīng)典驅動(dòng)電路圖如下：
圖1 用于NMOS的驅動(dòng)電路
圖2 用于PMOS的驅動(dòng)電路
這里我只針對NMOS驅動(dòng)電路做一個(gè)簡(jiǎn)單分析：
Vl和Vh分別是低端和高端的電源，兩個(gè)電壓可以是相同的，但是Vl不應該超過(guò)Vh。Q1和Q2組成了一個(gè)反置的圖騰柱，用來(lái)實(shí)現隔離，同時(shí)確保兩只驅動(dòng)管Q3和Q4不會(huì )同時(shí)導通。R2和R3提供了PWM電壓基準，通過(guò)改變這個(gè)基準，可以讓電路工作在PWM信號波形比較陡直的位置。
Q3和Q4用來(lái)提供驅動(dòng)電流，由于導通的時(shí)候，Q3和Q4相對Vh和GND最低都只有一個(gè)Vce的壓降，這個(gè)壓降通常只有0.3V左右，大大低于0.7V的Vce。
R5和R6是反饋電阻，用于對gate電壓進(jìn)行采樣，采樣后的電壓通過(guò)Q5對Q1和Q2的基極產(chǎn)生一個(gè)強烈的負反饋，從而把gate電壓限制在一個(gè)有限的數值。這個(gè)數值可以通過(guò)R5和R6來(lái)調節。
最后，R1提供了對Q3和Q4的基極電流限制，R4提供了對MOS管的gate電流限制，也就是Q3和Q4的Ice的限制。必要的時(shí)候可以在R4上面并聯(lián)加速電容。
這個(gè)電路提供了如下的特性：
1，用低端電壓和PWM驅動(dòng)高端MOS管。
2，用小幅度的PWM信號驅動(dòng)高gate電壓需求的MOS管。
3，gate電壓的峰值限制
4，輸入和輸出的電流限制
5，通過(guò)使用合適的電阻，可以達到很低的功耗。
6，PWM信號反相。NMOS并不需要這個(gè)特性，可以通過(guò)前置一個(gè)反相器來(lái)解決。
聯(lián)系方式：鄒先生
聯(lián)系電話(huà)：0755-83888366-8022
手機：18123972950
QQ：2880195519
聯(lián)系地址：深圳市福田區車(chē)公廟天安數碼城天吉大廈CD座5C1
請搜微信公眾號:“KIA半導體”或掃一掃下圖“關(guān)注”官方微信公眾號
請“關(guān)注”官方微信公眾號:提供 MOS管 技術(shù)幫助
