CMOS反相器功耗分析,動(dòng)態(tài)、靜態(tài)功耗-KIA MOS管

CMOS反相器功耗

CMOS反相器由NMOS晶體管和PMOS晶體管連接在一起組成。

當輸入端被驅動(dòng)至邏輯高電壓時(shí)，上部PMOS晶體管阻斷電流，下部NMOS晶體管導通電流。因此，輸出端子通過(guò)低電阻路徑連接到0 V。

當輸入端被驅動(dòng)至邏輯低電壓時(shí)，PMOS導通，NMOS阻斷。輸出通過(guò)低電阻路徑連接到VDD型。

這樣，邏輯高電平輸入產(chǎn)生邏輯低電平輸出，邏輯低電平輸入產(chǎn)生邏輯高電平輸出。

動(dòng)態(tài)功耗

每當電流流過(guò)導電元件時(shí)，就會(huì )消耗功率。我們在功率的基本公式中看到了這種關(guān)系：P = I x V 雖然CMOS反相器在穩態(tài)下不需要電流，但在其邏輯轉換過(guò)程中會(huì )消耗功率。

這種動(dòng)態(tài)功率損耗有兩種類(lèi)型：

開(kāi)關(guān)功耗

短路功耗

開(kāi)關(guān)功耗

當輸入邏輯轉換發(fā)生時(shí)，瞬態(tài)電流必須流動(dòng)，以便對電路中的電容進(jìn)行充電或放電。在低輸出到高輸出轉換期間，電流流動(dòng)以對負載電容進(jìn)行充電，因為輸出電壓增加到VDD型.下圖顯示了該電流所采用的路徑。

圖.從低輸出到高輸出轉換期間的充電電流。

電流也會(huì )在高低輸出轉換期間流動(dòng)（如圖），當輸出電壓降至地電位時(shí)，電容會(huì )放電。

圖.從高到低輸出轉換期間的放電電流。

為了估算CMOS反相器的開(kāi)關(guān)損耗，我們使用以下公式：

公式中：

CL 是預期的負載電容f 是開(kāi)關(guān)頻率。CL × VDD2計算一個(gè)開(kāi)關(guān)周期所需的能量。為了將這個(gè)結果從能量轉換為功率，我們將其乘以每秒循環(huán)次數 （f），得到上面的等式。

短路功耗

另一種動(dòng)態(tài)功耗是由短路電流引起的。也稱(chēng)為擊穿電流，這是反相器邏輯電平轉換期間發(fā)生的瞬態(tài)情況。

當 CMOS 反相器處于邏輯狀態(tài)時(shí)，其兩個(gè)晶體管之一處于非導通模式。因此，電流不容易從V DD流向地。然而，當反相器改變狀態(tài)時(shí)，會(huì )出現一個(gè)短暫的交叉周期，在此期間，NMOS 和 PMOS 都具有一定程度的導電性。當電流流過(guò)由此產(chǎn)生的短路時(shí)，能量就會(huì )損失（如圖）。

圖 . NMOS 和 PMOS 晶體管在邏輯電平轉換期間短暫產(chǎn)生短路，會(huì )使電流從VDD流向地。

靜態(tài)功耗

理想情況下，CMOS反相器在穩態(tài)工作時(shí)PMOS與NMOS不會(huì )同時(shí)導通，這就意味著(zhù)穩態(tài)時(shí)電源與地之間沒(méi)有通路，不會(huì )形成通路電流，靜態(tài)功耗為零，可實(shí)際電路里總有一些微弱的泄漏電流Istat流過(guò)源或漏與襯底之間的反偏二極管，如圖所示，此時(shí)的靜態(tài)功耗為：

CMOS反相器形成泄露電流的原因

聯(lián)系方式：鄒先生

聯(lián)系電話(huà)：0755-83888366-8022

手機：18123972950（微信同號）

QQ：2880195519

聯(lián)系地址：深圳市福田區金田路3037號金中環(huán)國際商務(wù)大廈2109

請搜微信公眾號:“KIA半導體”或掃一掃下圖“關(guān)注”官方微信公眾號

請“關(guān)注”官方微信公眾號:提供  MOS管  技術(shù)幫助

免責聲明：本網(wǎng)站部分文章或圖片來(lái)源其它出處，如有侵權，請聯(lián)系刪除。