mosfet制造工藝,場效應管制造工藝介紹-KIA MOS管

MOSFET是場效應晶體管中主要的一種。在FET中，MESFET(Metal-Semiconductor FET，金屬-半導體-場效應晶體管)和JFET(Junction FET，結型場效應晶體管)通常是埋溝器件，而MODFET(Modulation-Doped FET，調制摻雜場效應晶體管)通常是表面器件。MOSFET和MISFET(Metal-Insulator-Semiconductor FET，金屬-絕緣層-半導體場效應晶體管)既可以采用埋溝形式，也可以采用表面溝道形式，實際上，它們更多為表面溝道器件。

MOSFET基本結構

MOSFET的核心是由金屬-氧化物-半導體結構形成的MOS電容。當MOS電容兩端外加電壓時，氧化物-半導體界面附近的半導體能帶發(fā)生彎曲。在氧化層-半導體界面處導帶和價帶相對于費米能級的位置與MOS電容上所加電壓有關，因此通過施加適當的偏置電壓，半導體表面的特性可以從p型轉變?yōu)閚型，也可以從n型轉變?yōu)閜型。

mosfet制造工藝

1.晶圓制備

硅是地殼內第二豐富的元素，而脫氧后的沙子（尤其是石英）最多包含25％的硅元素，以二氧化硅(SiO?)的形式存在，這也是半導體制造產業(yè)的基礎。通過多步凈化得到可用于半導體制造質量的硅，學名為電子級硅（EGS），平均每一百萬個硅原子中最多只有一個雜質原子。以12英寸/300毫米晶圓級為例，首先，將多晶硅熔解在石英爐中，然后依靠一根石英棒慢慢的拉出純凈的單晶硅棒，這一熔煉提純過程被稱為拉單晶。得到的單晶硅棒整體呈圓柱形，每根質量約100千克，此時硅的純度達到99.9999%。用金剛石刀把硅棒橫向切割成具有一定厚度的圓形單個硅片，這就是我們常說的晶圓 (Wafer)。切割出來的晶圓經過拋光后變得幾乎完美無瑕，其表面甚至可以用來當作鏡子。

在此后的每道加工步驟中，在每步的熱處理（包括氧化、擴散、離子注入退火、淀積等）之前都必須進行硅片的化學清洗。硅片清洗的目的是，去除硅片表面沾污的有機物、顆粒、金屬雜質、自然氧化層等污染物以保證器件的良好性能，這些污染物可能來自制造過程中的人體、空氣、水或者設備。

2.氧化工藝

二氧化硅是微電子工藝中采用最多的介質薄膜。二氧化硅在工藝中有著廣泛的用途，如器件的隔離與保護、表面鈍化、作為柵氧電介質和金屬層間介質層等等。按照氧化劑的不同，氧化一般分為干氧氧化、水汽氧化和濕氧氧化。

二氧化硅是一種堅硬無孔的材料，可以作為有效阻擋層，用來保護和隔離器件。通常晶體管的電隔離可以用LOCOS或STI工藝，而STI（淺溝槽隔離技術）用淀積的二氧化硅做主要的介質材料。

二氧化硅薄膜的制備方法有熱氧化、化學氣相淀積、物理法淀積和陽極氧化法等。其中熱氧化法是最常用的氧化方法，熱氧化法指硅片與氧化劑在高溫下反應生長出一層SiO?膜，需要消耗硅襯底，是一種本征氧化法。常見的熱氧化設備主要有水平式和垂直式兩種。水平爐管反應爐是最早使用也一直延續(xù)至今的一種熱氧化爐。主要用在氧化、擴散、熱處理及各種淀積工藝中。而在垂直立式爐管氧化爐中，硅片水平放置，承載舟不會因重力而發(fā)生彎曲，垂直爐先天向上的熱流性使熱氧化工藝均勻性比水平式爐好。

3.擴散工藝

將所需雜質按要求的濃度和分布摻入半導體材料中規(guī)定的區(qū)域，以達到改變材料導電類型或電學性質，常見摻雜雜質包括磷、硼、砷和銻等。在集成電路制造中，主要的摻雜方法有擴散法和離子注入法。擴散是指在約1000攝氏度的高溫、p型或n型雜質氣氛中，使雜質向襯底硅片的確定區(qū)域內擴散，實現半導體定域、定量摻雜的一種工藝方法，也稱為熱擴散。其物理原理是物質的隨機熱運動趨向于降低其濃度梯度，存在一個從高濃度區(qū)向低濃度區(qū)的凈移動。擴散工藝的用途包括在MOS制造中形成源區(qū)和漏區(qū)，在雙極器件中形成基區(qū)、發(fā)射區(qū)和擴散電阻區(qū)等等。

同時，根據擴散雜質在常溫下所處的狀態(tài)，擴散又可以分為固態(tài)源擴散、液態(tài)源擴散和氣態(tài)源擴散。擴散工藝也主要存在如下問題：不能精確控制摻雜濃度和分布，橫向效應大；不適合低劑量、淺分布摻雜工藝。隨著器件尺寸縮小，雜質分布要求越來越淺，摻雜精度要求越來越高，因此，擴散工藝在1980年代后逐步被離子注入摻雜技術取代。

4.薄膜淀積工藝

薄膜淀積是芯片加工過程中一個至關重要的工藝步驟，通過淀積工藝可以在硅片上生長各種導電薄膜層、半導體薄膜和絕緣薄膜層。各種不同類型的薄膜淀積到硅片上，在某些情況下，這些薄膜成為器件結構中的一個完整部分，另外一些薄膜則會充當工藝過程中的犧牲品，在后續(xù)工藝中被去掉。薄膜淀積也是會在形成過程中不斷消耗晶片或襯底材料。其中，如果襯底材料也是形成薄膜的元素之一，如硅氧化生長成二氧化硅，稱為薄膜生長。薄膜淀積工藝可以分為兩類：化學氣相淀積（CVD）和物理氣相淀積（PVD）。CVD是指利用化學反應生成所需的薄膜材料，使一種或多種氣體流進需要鍍膜硅片的腔體中，在許多情況下硅片被加熱，發(fā)生化學反應，固態(tài)生成物留在硅片表面上。

CVD常用于各種介質和半導體材料的淀積，如二氧化硅、多晶硅、氮化硅等。PVD是指利用物理機制制備所需薄膜材料，將原子或分子由（靶）源氣相轉移到襯底表面形成薄膜，常用于金屬薄膜的制備，包括蒸發(fā)和濺射等。

CVD主要用于介質材料和半導體材料薄膜的制備，淀積速率受氣相傳輸和表面化學反應的約束。衡量薄膜特性的好壞標準在于，首先具有高純度和高密度，好的厚度均勻性，其次需要具有好的臺階覆蓋能力與對襯底材料和下層膜的附著性，需要有填充高深寬比間隙的能力。隨著集成電路特征尺寸的不斷縮小和深寬比的提高，金屬的CVD工藝成為今后發(fā)展的重點。

其他的淀積技術還包括離子鍍膜、溶液鍍膜（化學反應沉積、陽極氧化法、電鍍法等）、旋轉涂布法等等。

5.光刻和刻蝕工藝

光刻技術是涉及到曝光設備、感光材料、刻蝕設備以及其他各種工藝的綜合技術，是指通過曝光和選擇性化學腐蝕等工序將掩模版上的集成電路圖形印制到硅片上的精密表面加工技術，電路結構則先以圖形的形式制作在叫掩模版的石英模板上。紫外光透過掩模版把圖形轉移到硅片表面的光敏薄膜上，接著進行刻蝕和離子注入。

刻蝕是指用化學、物理、或同時使用物理和化學的方法，有選擇地把沒被抗蝕劑保護的待腐蝕介質薄膜或金屬膜去除，從而實現把掩模圖形轉移到介質或金屬層上。雖然，光刻和刻蝕是兩個不同的加工工藝，但因為這兩個工藝只有連續(xù)進行，才能完成真正意義上的圖形轉移，所以在工藝線上，這兩個工藝是放在同一工序，因此有時也將這兩個工藝步驟統(tǒng)稱為光刻。

6.離子注入工藝

離子注入技術是在1960年代發(fā)展起來的，目前是集成電路制造中占主導地位的一種摻雜技術。大多數半導體中都需要形成一定的摻雜區(qū)。摻雜劑可以是施主(n型)或受主(p型)，對于硅最普遍的n型摻雜劑是砷、磷和銻，而最普遍的p型摻雜劑是硼。其基本原理是將雜質原子經過離化變成帶點的雜質離子，并使其在電場中加速，獲得一定的能量后，直接轟擊到半導體基片內，使之在體內形成一定的雜質分布。一般CMOS工藝流程需要6~12次離子注入。典型的離子注入工藝參數：室溫注入高溫退火，注入能量5~500KeV，劑量約10^11~10^16/cm^2，注入深度平均可達10nm~10um。與擴散相比，離子注入劑量均勻，雜質分布靈活，橫向擴散小，且工藝重復性好，但缺點為易造成晶格損傷。在超淺結、輕摻雜漏區(qū)(LDD)和絕緣層上硅技術(SOI)中均運用到離子注入工藝。

離子注入可分為直接注入法、間接注入法和多次注入法。直接注入顧名思義，離子在光刻窗口直接注入襯底，射程遠，重摻雜時采用；間接注入是通過薄膜或光刻膠注入襯底，污染少，可以精確獲得表面濃度；多次注入通過多次注入使雜質縱向分布精確可控，也可以使雜質分布為設計的形狀。

至此為止，單個MOSFET器件在工藝上已經基本成型，最外層的氮化硅起到絕緣與保護的作用。之后便是刻蝕源區(qū)、漏區(qū)與柵極對應的一部分氮化硅，露出歐姆接觸孔實現最終的電氣連接。我們通過物理氣相淀積(PVD)淀積歐姆接觸金屬層。

7.平坦化工藝

在集成電路工藝發(fā)展過程中，隨著加工層數的增加，出現了表面的臺階高度差越來越大的問題。臺階高差越大，給光刻帶來的難題之一是涂布的光刻膠厚度相差太大，光刻后的線條粗細不均。由此產生的解決方法便是平坦化技術，其目的在于把隨硅片表面起伏的介電層加以平坦化，提高后續(xù)金屬層制作的質量。傳統(tǒng)的平坦化技術有反刻法、BPSG回流法和SOG旋涂玻璃法。

隨著線寬的減小和集成度的不斷增加，硅片的全面平坦化勢在必行。CMP（Chemical Machine Polishing）化學機械拋光是唯一一種能夠提供硅片全面平坦化的工藝。CMP開始應用于拋光金屬鎢來制作鎢插塞及嵌入式的金屬結構，目前主要通過對金屬層間介電層的拋光，來達到硅片的全面平坦化。CMP通過硅片和拋光頭之間相對運動來實現，在硅片和拋光頭之間有磨料，表面材料與磨料發(fā)生化學反應生成相對容易去除的表層，并同時施加壓力平坦化表面，也可以選用適當的磨料和拋光墊來拋光金屬和介質層。CMP優(yōu)點是全局平坦化，改善了金屬臺階覆蓋，提供制作金屬圖形的一種方法（大馬士革法），可以不需要等離子刻蝕，而相對于干法刻蝕設備不使用危險氣體。

聯(lián)系方式：鄒先生

聯(lián)系電話：0755-83888366-8022

手機：18123972950（微信同號）

QQ：2880195519

聯(lián)系地址：深圳市福田區(qū)金田路3037號金中環(huán)國際商務大廈2109

請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號

請“關注”官方微信公眾號:提供  MOS管  技術幫助

免責聲明：本網站部分文章或圖片來源其它出處，如有侵權，請聯(lián)系刪除。