【圖文】提升MOS管驅動(dòng)電路抗干擾性能-KIA MOS管

抗干擾能力對于MOS管驅動(dòng)電路是一個(gè)重要指標，MOS管不是工作在一個(gè)理想的沒(méi)有任何電磁干擾的環(huán)境，在一些電磁環(huán)境惡劣的條件下，如果我們的驅動(dòng)電路設計的不盡合理，可能會(huì )出現MOS管誤打開(kāi)或者非受控關(guān)斷，輕則影響性能，重則會(huì )對用戶(hù)造成傷害。

對于MOS管驅動(dòng)電路而言，這種情況的發(fā)生一般是由于gate-source寄生米勒電容的非正常充放電導致的，而影響因素主要是gate極等效串聯(lián)電阻，寄生電感，寄生電容等因素，所以我們主要針對這三方面進(jìn)行針對性電路設計來(lái)提升電路的抗干擾能力。

提升抗干擾的針對措施

1.柵極串聯(lián)電阻降低源極寄生電感導致的振蕩

我們在實(shí)際調試MOS管驅動(dòng)電路時(shí)，如果大家用示波器測一下MOS管gate極的波形，就會(huì )發(fā)現MOS管每次打開(kāi)時(shí)，其柵極波形會(huì )出現類(lèi)似于正弦波的阻尼振蕩，這不僅使得MOS開(kāi)關(guān)不穩定，降低其抗干擾能力，也會(huì )增大開(kāi)關(guān)損耗，那么為什么會(huì )出現？如何解決呢？

MOS管驅動(dòng)電路抗干擾

MOS開(kāi)/關(guān)振蕩

實(shí)際的MOS模型大家可以參考下圖，理想的MOS沒(méi)有Rgt，Lgt，以及Cgs等，但是現實(shí)的MOS這些都有，此時(shí)你會(huì )發(fā)現，Rgt+Lgt+Cgs那不就成了典型的RLC振蕩電路么，沒(méi)錯就是這樣；

所以當我們給高電平想開(kāi)啟MOS的時(shí)候，就會(huì )出現振鈴波，同樣我們給低電平想關(guān)閉MOS時(shí)也是一樣，都是電容電感的充放電在作妖。

MOS管驅動(dòng)電路抗干擾

理解了原因，那么如何解決這一問(wèn)題呢？

解決問(wèn)題的關(guān)鍵就是Rgt電阻，因為對于RLC振蕩電路而言，Rgt是耗能器件，每一次振蕩，它都會(huì )消耗能量，從而減弱下一次的振蕩幅值，這也是實(shí)際的波形峰值越來(lái)越低的原因；

當然Rgt是MOS內部的寄生電阻，其阻值很小，所以我們一般需要外部在串聯(lián)一個(gè)電阻，串聯(lián)電阻的阻值計算公式如下，其中Rdv是外部PCB網(wǎng)絡(luò )走線(xiàn)寄生電阻，電阻大了能緩解電壓過(guò)沖的問(wèn)題，但是也不是越大越好，因為太大了又會(huì )導致MOS開(kāi)啟速度過(guò)慢，所以需要綜合考慮。

MOS管驅動(dòng)電路抗干擾