CMOS反相器中的噪聲容限詳解-KIA MOS管
信息來(lái)源：本站 日期：2021-12-21
在電氣工程領(lǐng)域，可以代數地將無(wú)噪聲的 壞情況下的輸入電平代數加到不引起輸出電壓偏離允許的邏輯電壓電平的外部信號的 電壓幅度稱(chēng)為噪聲裕度。在通信系統工程領(lǐng)域，我們通常以分貝（dB）為單位測量噪聲容限。
此外，我們將噪聲容限定義為信號超過(guò) 可接受量的比率。關(guān)于數字電路，噪聲容限是信號超過(guò)產(chǎn)生“1”或“0”所需的閾值的量。
CMOS代表互補金屬氧化物半導體。其制造過(guò)程包括使用互補且對稱(chēng)的p型和n型MOSFET對來(lái)實(shí)現邏輯功能。該技術(shù)正用于IC（集成電路）芯片，微控制器，CMOSBIOS，微處理器，存儲芯片和其他數字邏輯電路的構造中。
我們還可以發(fā)現CMOS技術(shù)在諸如數據轉換器，RF電路，高度集成的收發(fā)器（通信）和圖像傳感器等模擬電路中的使用。總體而言，CMOS器件的兩個(gè)基本特征是低靜態(tài)功耗和高抗噪性。
由于一對MOSFET始終處于關(guān)斷狀態(tài)，因此串聯(lián)組合僅在開(kāi)關(guān)狀態(tài)（開(kāi)和關(guān)）時(shí)瞬間消耗大量功率。
結果，CMOS器件產(chǎn)生的熱量通常比其他形式的邏輯（例如TTL）產(chǎn)生的熱量少，即使它不改變狀態(tài)，該邏輯通常也具有恒定電流。
CMOS技術(shù)輕松集成到芯片邏輯和VLSI芯片中。此外，它們以較高的速度運行，同時(shí)保持極少的功率損耗特性。此外，CMOS反相器提供了出色的邏輯緩沖功能，因為它的高和低噪聲容限同等重要。
現在，讓我們仔細看一下CMOS反相器的工作原理及其特性。首先，CMOS反相器包含連接到漏極和柵極端子的PMOS（p型）和NMOS（n型）晶體管。
而且，它在PMOS源極端子上包含電源電壓（VDD），并在NMOS源極端子上包含接地。它具有到柵極端子的VIN連接和到漏極端子的VOUT連接。
請記住，CMOS反相器在其設計中沒(méi)有使用電阻，因此與標準電阻MOSFET反相器相比，它具有更高的功率效率。
參考上面的CMOS反相器圖，由于CMOS器件輸入端的電壓在5伏和0伏之間變化，因此PMOS和NMOS的狀態(tài)將相應地不同。
因此，如果將每個(gè)晶體管建模為一個(gè)由VIN激活的簡(jiǎn)單開(kāi)關(guān)，那么毫無(wú)疑問(wèn)，我們可以看到CMOS反相器的功能。
現在，對于純數字反相器，由于存在一定程度的電容，它們不會(huì )立即從“1”（邏輯高）切換到“0”（邏輯低）。
當逆變器從邏輯高電平過(guò)渡到邏輯低電平時(shí)，會(huì )有一個(gè)不清楚的區域，在該區域中我們無(wú)法考慮電壓是低還是高。正是在這一時(shí)刻，我們認為這是我們的噪聲余量。
我們必須考慮兩個(gè)噪聲容限，它們分別是：高噪聲容限（NMH）和低噪聲容限（NML）。
邏輯高電平的驅動(dòng)設備的電壓輸出（VOHmin）必須大于邏輯高電平的接收設備的電壓輸入（VIHmin）。
由于導線(xiàn)上存在噪聲，因此驅動(dòng)設備輸出端的邏輯高信號可能會(huì )以較低電壓到達接收設備的輸入端。
因此，邏輯高電平的噪聲容限NMH=（VOHmin–VIHmin）是您仍然可以正確接收邏輯高電平信號的容差范圍。
對于噪聲容限，我們可以說(shuō)相同，對于邏輯低電平，NML=（VILmax–VOLmax），這規定了線(xiàn)路上邏輯低電平信號的容限范圍。噪聲容限越小，表明電路對噪聲越敏感。
噪聲容限是設計容限的標準，可以在特定條件下建立適當的電路功能。噪聲源可以包括電源，運行環(huán)境，電場(chǎng)和磁場(chǎng)以及輻射波。晶體管的開(kāi)關(guān)活動(dòng)也會(huì )產(chǎn)生不希望的噪聲。因此，為了在特定的噪聲條件下提供適當的晶體管開(kāi)關(guān)，電路的設計必須包括這些特定的噪聲容限。
聯(lián)系方式：鄒先生
聯(lián)系電話(huà)：0755-83888366-8022
手機：18123972950
QQ：2880195519
聯(lián)系地址：深圳市福田區車(chē)公廟天安數碼城天吉大廈CD座5C1
請搜微信公眾號:“KIA半導體”或掃一掃下圖“關(guān)注”官方微信公眾號
請“關(guān)注”官方微信公眾號:提供 MOS管 技術(shù)幫助
免責聲明：本網(wǎng)站部分文章或圖片來(lái)源其它出處，如有侵權，請聯(lián)系刪除。
