詳細講解-什么是雙極型集成電路？-KIA MOS管

在半導體內，多數載流子和少數載流子兩種極性的載流子（空穴和電子）都參與有源元件的導電，如通常的NPN或PNP雙極型晶體管。以這類(lèi)晶體管為基礎的單片集成電路，稱(chēng)為雙極型集成電路。

以通常的NPN或PNP型雙極型晶體管為基礎的單片集成電路。它是1958年世界上最早制成的集成電路。

雙極型集成電路主要以硅材料為襯底，在平面工藝基礎上采用埋層工藝和隔離技術(shù)，以雙極型晶體管為基礎元件。按功能可分為數字集成電路和模擬集成電路兩類(lèi)。

在數字集成電路的發(fā)展過(guò)程中，曾出現了多種不同類(lèi)型的電路形式，典型的雙極型數字集成電路主要有晶體管-晶體管邏輯電路(TTL)，發(fā)射極耦合邏輯電路(ECL)，集成注入邏輯電路(I2L)。

TTL電路形式發(fā)展較早，工藝比較成熟。ECL電路速度快，但功耗大。I2L電路速度較慢，但集成密度高。

同金屬-氧化物-半導體集成電路相比，雙極型集成電路速度快，廣泛地應用于模擬集成電路和數字集成電路。

雙極型集成電路是最早制成集成化的電路，出現于1958年。雙極型集成電路主要以硅材料為襯底，在平面工藝基礎上采用埋層工藝和隔離技術(shù)，以雙極型晶體管為基礎元件。

它包括數字集成電路和線(xiàn)性集成電路兩類(lèi)。

雙極型集成電路是在硅平面晶體管的基礎上發(fā)展起來(lái)的，最早的是雙極型數字邏輯集成電路。在數字邏輯集成電路的發(fā)展過(guò)程中，曾出現過(guò)多種不同類(lèi)型的電路形式。

常見(jiàn)的雙極型集成電路可分類(lèi)如下：

DCTL電路是第一種雙極型數字邏輯集成電路，因存在嚴重的“搶電流”問(wèn)題（見(jiàn)電阻-晶體管邏輯電路)而不實(shí)用。RTL電路是第一種有實(shí)用價(jià)值的雙極型集成電路。

早期的數字邏輯系統曾采用過(guò) RTL電路，后因基極輸入回路上有電阻存在，限制了開(kāi)關(guān)速度。此外，RTL邏輯電路的抗干擾的性能較差，使用時(shí)負載又不能多，因而被淘汰。

電阻-電容-晶體管邏輯電路（RCTL）是為了改善RTL電路的開(kāi)關(guān)速度而提出來(lái)的，即在RTL電路的電阻上并接電容。實(shí)際上 RCTL電路也未得到發(fā)展。

DTL電路是繼 RTL電路之后為提高邏輯電路抗干擾能力而提出來(lái)的。DTL電路在線(xiàn)路上采用了電平位移二極管，抗干擾能力可用電平位移二極管的個(gè)數來(lái)調節。

常用的 DTL電路的電平位移二極管，是用兩個(gè)硅二極管串接而成，其抗干擾能力可提高到1.4伏左右（見(jiàn)二極管-晶體管邏輯電路）。HTL電路是在 DTL電路的基礎上派生出來(lái)的。

HTL電路采用反接的齊納二極管代替DTL電路的電平位移二極管，使電路的閾值提高到約7.4伏左右（見(jiàn)高閾值邏輯電路)。可變閾值邏輯電路（VTL)也是DTL電路系列中的另一種變形電路。

閾值邏輯電路（TLC)是 HTL和VTL邏輯電路的總稱(chēng)。TTL邏輯電路是在DTL邏輯電路基礎上演變而來(lái)，于1962年研制成功。

為了提高開(kāi)關(guān)速度和降低電路功耗，TTL電路在線(xiàn)路結構上經(jīng)歷了三代電路形式的改進(jìn)（見(jiàn)晶體管-晶體管邏輯電路)。

以上均屬飽和型電路。在進(jìn)一步探索提高飽和型電路開(kāi)關(guān)速度的同時(shí)，發(fā)現晶體管多余載流子的存儲效應是一個(gè)極重要的障礙。存儲現象實(shí)質(zhì)上是電路在開(kāi)關(guān)轉換過(guò)程中由多余載流子所引起。

要提高電路開(kāi)關(guān)速度，除了減少晶體管PN結電容，或者設法縮短多余載流子的壽命以外，就得減少和消除晶體管內載流子存儲現象。

60年代末和70年代初，人們開(kāi)始在集成電路中利用熟知的肖特基效應。在TTL電路上制備肖特基勢壘二極管，把它并接在原有晶體管的基極和集電極上，使晶體管開(kāi)關(guān)時(shí)間縮短到1納秒左右；帶肖特基勢壘二極管箝位的TTL門(mén)電路的平均傳輸延遲時(shí)間達2～4納秒。

肖特基勢壘二極管-晶體管-晶體管邏輯電路（STTL)屬于第三代 TTL電路。它在線(xiàn)路上采用了肖特基勢壘二極管箝位方法，使晶體管處于臨界飽和狀態(tài)，從而消除和避免了載流子存儲效應。

與此同時(shí)，在TTL電路與非門(mén)輸出級倒相器的基極引入晶體管分流器，可以改善與非門(mén)特性。三極管帶有肖特基勢壘二極管，可避免進(jìn)入飽和區，具有高速性能；輸出管加上分流器，可保持輸出級倒相的抗飽和程度。

這類(lèi)雙極型集成電路，已不再屬于飽和型集成電路，而屬于另一類(lèi)開(kāi)關(guān)速度快得多的抗飽和型集成電路。

發(fā)射極耦合邏輯電路（ECL)是電流型邏輯電路（CML)。這是一種電流開(kāi)關(guān)電路，電路的晶體管工作在非飽和狀態(tài)，電路的開(kāi)關(guān)速度比通常TTL電路又快幾倍。

ECL邏輯電路把電路開(kāi)關(guān)速度提高到 1納秒左右，大大超過(guò) TTL和STTL電路。ECL電路的出現，使雙極型集成電路進(jìn)入超高速電路范圍。

集成注入邏輯電路 (I2L)又稱(chēng)合并晶體管邏輯電路（MTL)，是70年代研制成的。在雙極型集成電路中，I2L電路的集成密度是最高的。

三層結構邏輯電路（3TL)是1976年中國在I2L電路的基礎上改進(jìn)而成，因有三層結構而得名。3TL邏輯電路采用NPN管為電流源，輸出管采用金屬做集電極（PNM)，不同于I2L結構。

多元邏輯電路（DYL)和雙層邏輯電路（DLL)，是1978年中國研制成功的新型邏輯電路。DYL邏輯電路線(xiàn)性與或門(mén)，能同時(shí)實(shí)現開(kāi)關(guān)邏輯和線(xiàn)性邏輯處理功能。

DLL電路是通過(guò)ECL和TTL邏輯電路雙信息內部變換來(lái)實(shí)現電路邏輯功能的。

此外，在雙極型集成電路發(fā)展過(guò)程中，還有許多其他型式的電路。例如，發(fā)射極功能邏輯電路（EFL)、互補晶體管邏輯電路（CTL)、抗輻照互補恒流邏輯電路（C3L)、電流參差邏輯電路（CHL)、三態(tài)邏輯電路（TSL)和非閾值邏輯電路（NTL)等。

雙極型集成電路的制造工藝，是在平面工藝基礎上發(fā)展起來(lái)的。與制造單個(gè)雙極型晶體管的平面工藝相比，具有若干工藝上的特點(diǎn)。

雙極型集成電路中各元件之間需要進(jìn)行電隔離。集成電路的制造，先是把硅片劃分成一定數目的相互隔離的隔離區；然后在各隔離區內制作晶體管和電阻等元件。

在常規工藝中大多采用PN結隔離，即用反向PN結達到元件之間相互絕緣的目的。除PN結隔離以外，有時(shí)也采用介質(zhì)隔離或兩者混合隔離法（見(jiàn)隔離技術(shù)）。

雙極型集成電路中需要增添隱埋層。通常，雙極型集成電路中晶體管的集電極，必須從底層向上引出連接點(diǎn)，因而增加了集電極串連電阻，這不利于電路性能。

為了減小集電極串連電阻，制作晶體管時(shí)在集電極下邊先擴散一層隱埋層，為集電極提供電流低阻通道和減小集電極的串聯(lián)電阻。隱埋層，簡(jiǎn)稱(chēng)埋層，是隱埋在硅片體內的高摻雜低電阻區。埋層在制作集成電路之前預先“埋置”在晶片體內。

其工藝過(guò)程是：在 P型硅片上，在預計制作集電極的正下方某一區域里先擴散一層高濃度施主雜質(zhì)即N+區；而后在其上再外延生長(cháng)一層N型硅單晶層。于是，N型外延層將N+區隱埋在下面，再在這一外延層上制作晶體管。

雙極型集成電路通常采用擴散電阻。電路中按電阻阻值大小選擇制備電阻的工藝，大多數是利用晶體管基區P型擴散的同時(shí)，制作每方約 150～200歐·厘米的P型擴散電阻。

但是，擴散電阻存在阻值誤差大、溫度系數高和有寄生效應等缺點(diǎn)。除采用擴散電阻外，有時(shí)也采用硅單晶體電阻。

雙極型集成電路元件間需要互連線(xiàn)，通常為金屬鋁薄層互連線(xiàn)。單層互連布線(xiàn)時(shí)難以避免交叉的位置，必要時(shí)可采用濃磷擴散低阻區，簡(jiǎn)稱(chēng)磷橋連接法。

雙極型集成電路存在寄生效應。雙極型集成電路的縱向NPN晶體管，比分立晶體管多一個(gè)P型襯底層和一個(gè)PN結。它是三結四層結構。增加的襯底層是所有元件的公共襯底，增加的一個(gè)PN結是隔離結（包括襯底結)。

雙極型集成電路因是三結四層結構而會(huì )產(chǎn)生特有的寄生效應：無(wú)源寄生效應、擴散電阻的寄生電容和有源寄生效應。隔離電容是集電極N型區與隔離槽或襯底P型區形成的PN結產(chǎn)生的電容。隔離和襯底接最低電位，所以這個(gè)電容就是集電極對地的寄生電容。

擴散電阻的寄生電容是擴散電阻P型區與集電極外延層N型區產(chǎn)生的PN結電容，也屬無(wú)源寄生效應。這一PN結電容總是處于反偏置工作狀態(tài)。有源寄生效應即 PNP寄生晶體管。

在電路中，NPN晶體管的基區、集電區（外延層）和襯底構成PNP寄生晶體管。在通常情況下，因PN結隔離，外延層和襯底之間總是反向偏置。只有當電路工作時(shí)，NPN管的集電結正偏，寄生PNP管才進(jìn)入有源區。

下圖是利用PN結隔離技術(shù)制備雙極型集成電路倒相器的工藝流程，圖中包括一個(gè)NPN晶體管和一個(gè)負載電阻R。原始材料是直徑為75～150毫米摻P型雜質(zhì)的硅單晶棒，電阻率ρ=10歐·厘米左右。

其工藝流程是：先經(jīng)過(guò)切片、研磨和拋光等工藝（是硅片制備工藝)制備成厚度約300～500微米的圓形硅片作為襯底，然后進(jìn)行外延生長(cháng)、氧化、光刻、擴散、蒸發(fā)、壓焊和多次硅片清洗，最后進(jìn)行表面鈍化和成品封裝。

制作雙極型集成電路芯片需要經(jīng)過(guò) 5次氧化，對氧化硅(SiO2）薄層進(jìn)行5次光刻，刻蝕出供擴散摻雜用的圖形窗口。

最后還經(jīng)過(guò)兩次光刻，刻蝕出金屬鋁互連布線(xiàn)和鈍化后用于壓焊點(diǎn)的窗口。因此，整套雙極型集成電路掩模版共有 7塊。即使通常省去鈍化工藝，也需要進(jìn)行6次光刻，需要6塊掩模版。

聯(lián)系方式：鄒先生

聯(lián)系電話(huà)：0755-83888366-8022

手機：18123972950

QQ：2880195519

聯(lián)系地址：深圳市福田區車(chē)公廟天安數碼城天吉大廈CD座5C1

請搜微信公眾號:“KIA半導體”或掃一掃下圖“關(guān)注”官方微信公眾號

請“關(guān)注”官方微信公眾號:提供  MOS管  技術(shù)幫助

免責聲明：本網(wǎng)站部分文章或圖片來(lái)源其它出處，如有侵權，請聯(lián)系刪除。