CMOS,CMOS集成電路閂鎖效應措施詳解！
信息來(lái)源：本站 日期：2017-05-22
CMOS電路的阱結構最主要的問(wèn)題在于閂鎖現象，閂鎖是由阱結構中寄生的pn—p-n二極管作用所造成的，如圖6.3】所示，寄生的p—n-I，一n二極管是由一橫向的p-n-p及一縱向的n-p-n雙極型晶體管所組成的．p溝道MOSFFT的源極、n襯底及p阱分別為橫向p-n-p雙極型晶體管的發(fā)射極、基極及集電極；n溝道MOSFET的源極、p阱及n襯底分別為縱向n-p-n雙極型晶體管的發(fā)射極、基極及集極其寄生部分的等效電路如圖6.32所示．凡及Rw分別為襯底及阱中的串聯(lián)電阻．每一晶體管的基極是由另一晶體管的集電極所MOS管驅動(dòng)，并形成一正反饋回路，其架構就如第5章中所討論的可控硅器件( thyristor)．閂鎖發(fā)生于兩個(gè)雙極型晶體管的共射電流增益乘積大于l時(shí)．當發(fā)生閂鎖時(shí)'一大電流將由電源供應處(Vpo)流向接地端，導致一般正常電路工作中斷，甚至會(huì )由于高電流散熱的問(wèn)題．而損壞芯片本身．
為避免發(fā)生閂鎖效應，必須減少寄生雙極型晶體管的電流增益，一種方法是使用金摻雜或中子輻射，以降低少數載流子的壽命，但此方法不易控制且也會(huì )導致漏電流的增加．深阱結構或高能量注入以形成倒退阱( retrograde well)，可以提升基極雜質(zhì)濃度，因而降低縱向雙極型晶體管的電流增益．在倒退阱結構中，阱摻雜濃度的峰值位于遠離表面的襯底中．另一種減少閂鎖效應的方法，是將器件制作于高摻雜襯底上的低摻雜外延層中，如圖6. 33所示．高摻雜襯底提供一個(gè)收集電流的高傳導路徑，這些電流隨后會(huì )由表面接點(diǎn)流出．
閂鎖亦可通過(guò)溝槽隔離（trench isolation．或譯溝渠絕緣）結構來(lái)加以避開(kāi)，制作溝槽隔離的工藝將于第14章中討論．因為n溝道與p溝道MOSFET被溝槽所隔開(kāi)，所以此種方法可以消除閂鎖．
聯(lián)系方式：鄒先生
聯(lián)系電話(huà)：0755-83888366-8022
手機：18123972950
QQ：2880195519
聯(lián)系地址：深圳市福田區車(chē)公廟天安數碼城天吉大廈CD座5C1
關(guān)注KIA半導體工程專(zhuān)輯請搜微信號:“KIA半導體”或點(diǎn)擊本文下方圖片掃一掃進(jìn)入官方微信“關(guān)注”
長(cháng)按二維碼識別關(guān)注
