深解mos管驅動(dòng)電路設計及mos管驅動(dòng)電阻如何選擇-KIA MOS管
信息來(lái)源：本站 日期：2019-01-02
跟雙極性晶體管相比，一般認為使MOS管導通不需要電流，只要GS電壓高于一定的值，就可以了。這個(gè)很容易做到，但是，我們還需要速度。
在MOS管的結構中可以看到，在GS，GD之間存在寄生電容，而MOS管的驅動(dòng)，實(shí)際上就是對電容的充放電。對電容的充電需要一個(gè)電流，因為對電容充電瞬間可以把電容看成短路，所以瞬間電流會(huì )比較大。選擇/設計MOS管驅動(dòng)時(shí)第一要注意的是可提供瞬間短路電流的大小。
第二注意的是，普遍用于高端驅動(dòng)的NMOS，導通時(shí)需要是柵極電壓大于源極電壓。而高端驅動(dòng)的MOS管導通時(shí)源極電壓與漏極電壓（VCC）相同，所以這時(shí) 柵極電壓要比VCC大4V或10V。如果在同一個(gè)系統里，要得到比VCC大的電壓，就要專(zhuān)門(mén)的升壓電路了。很多馬達驅動(dòng)器都集成了電荷泵，要注意的是應該 選擇合適的外接電容，以得到足夠的短路電流去驅動(dòng)MOS管。
上邊說(shuō)的4V或10V是常用的MOS管的導通電壓，設計時(shí)當然需要有一定的余量。而且電壓越高，導通速度越快，導通電阻也越小?，F在也有導通電壓更小的MOS管用在不同的領(lǐng)域里，但在12V汽車(chē)電子系統里，一般4V導通就夠用了。
MOS管的驅動(dòng)電路及其損失，可以參考Microchip公司的AN799 Matching MOSFET Drivers to MOSFETs。講述得很詳細，所以不打算多寫(xiě)了。
MOS管最顯著(zhù)的特性是開(kāi)關(guān)特性好，所以被廣泛應用在需要電子開(kāi)關(guān)的電路中，常見(jiàn)的如開(kāi)關(guān)電源和馬達驅動(dòng)，也有照明調光。
當使用5V電源，這時(shí)候如果使用傳統的圖騰柱結構，由于三極管的be有0.7V左右的壓降，導致實(shí)際最終加在gate上的電壓只有4.3V。這時(shí)候，我們選用標稱(chēng)gate電壓4.5V的MOS管就存在一定的風(fēng)險
同樣的問(wèn)題也發(fā)生在使用3V或者其他低壓電源的場(chǎng)合。
輸入電壓并不是一個(gè)固定值，它會(huì )隨著(zhù)時(shí)間或者其他因素而變動(dòng)。這個(gè)變動(dòng)導致PWM電路提供給MOS管的驅動(dòng)電壓是不穩定的。
為了讓MOS管在高gate電壓下安全，很多MOS管內置了穩壓管強行限制gate電壓的幅值。在這種情況下，當提供的驅動(dòng)電壓超過(guò)穩壓管的電壓，就會(huì )引起較大的靜態(tài)功耗。
同時(shí)，如果簡(jiǎn)單的用電阻分壓的原理降低gate電壓，就會(huì )出現輸入電壓比較高的時(shí)候，MOS管工作良好，而輸入電壓降低的時(shí)候gate電壓不足，引起導通不夠徹底，從而增加功耗。
在一些控制電路中，邏輯部分使用典型的5V或者3.3V數字電壓，而功率部分使用12V甚至更高的電壓。兩個(gè)電壓采用共地方式連接。
這就提出一個(gè)要求，需要使用一個(gè)電路，讓低壓側能夠有效的控制高壓側的MOS管，同時(shí)高壓側的MOS管也同樣會(huì )面對1和2中提到的問(wèn)題。
在這三種情況下，圖騰柱結構無(wú)法滿(mǎn)足輸出要求，而很多現成的MOS驅動(dòng)IC，似乎也沒(méi)有包含gate電壓限制的結構。
電路圖如下：
這里只針對NMOS驅動(dòng)電路做一個(gè)簡(jiǎn)單分析：
Vl和Vh分別是低端和高端的電源，兩個(gè)電壓可以是相同的，但是Vl不應該超過(guò)Vh。
Q1和Q2組成了一個(gè)反置的圖騰柱，用來(lái)實(shí)現隔離，同時(shí)確保兩只驅動(dòng)管Q3和Q4不會(huì )同時(shí)導通。
R2和R3提供了PWM電壓基準，通過(guò)改變這個(gè)基準，可以讓電路工作在PWM信號波形比較陡直的位置。
Q3和Q4用來(lái)提供驅動(dòng)電流，由于導通的時(shí)候，Q3和Q4相對Vh和GND最低都只有一個(gè)Vce的壓降，這個(gè)壓降通常只有0.3V左右，大大低于0.7V的Vce。
R5和R6是反饋電阻，用于對gate電壓進(jìn)行采樣，采樣后的電壓通過(guò)Q5對Q1和Q2的基極產(chǎn)生一個(gè)強烈的負反饋，從而把gate電壓限制在一個(gè)有限的數值。這個(gè)數值可以通過(guò)R5和R6來(lái)調節。
最后，R1提供了對Q3和Q4的基極電流限制，R4提供了對MOS管的gate電流限制，也就是Q3和Q4的Ice的限制。必要的時(shí)候可以在R4上面并聯(lián)加速電容。
這個(gè)電路提供了如下的特性：
1，用低端電壓和PWM驅動(dòng)高端MOS管。
2，用小幅度的PWM信號驅動(dòng)高gate電壓需求的MOS管。
3，gate電壓的峰值限制
4，輸入和輸出的電流限制
5，通過(guò)使用合適的電阻，可以達到很低的功耗。
6，PWM信號反相。NMOS并不需要這個(gè)特性，可以通過(guò)前置一個(gè)反相器來(lái)解決。
在設計便攜式設備和無(wú)線(xiàn)產(chǎn)品時(shí)，提高產(chǎn)品性能、延長(cháng)電池工作時(shí)間是設計人員需要面對的兩個(gè)問(wèn)題。DC-DC轉換器具有效率高、輸出電流大、靜態(tài)電流小等優(yōu)點(diǎn)，非常適用于為便攜式設備供電。目前DC-DC轉換器設計技術(shù)發(fā)展主要趨勢有：
（1）高頻化技術(shù)：隨著(zhù)開(kāi)關(guān)頻率的提高，開(kāi)關(guān)變換器的體積也隨之減小，功率密度也得到大幅提升，動(dòng)態(tài)響應得到改善。小功率DC-DC轉換器的開(kāi)關(guān)頻率將上升到兆赫級。
（2）低輸出電壓技術(shù)：隨著(zhù)半導體制造技術(shù)的不斷發(fā)展，微處理器和便攜式電子設備的工作電壓越來(lái)越低，這就要求未來(lái)的DC-DC變換器能夠提供低輸出電壓以適應微處理器和便攜式電子設備的要求。
這些技術(shù)的發(fā)展對電源芯片電路的設計提出了更高的要求。首先，隨著(zhù)開(kāi)關(guān)頻率的不斷提高，對于開(kāi)關(guān)元件的性能提出了很高的要求，同時(shí)必須具有相應的開(kāi)關(guān)元件 驅動(dòng)電路以保證開(kāi)關(guān)元件在高達兆赫級的開(kāi)關(guān)頻率下正常工作。其次，對于電池供電的便攜式電子設備來(lái)說(shuō)，電路的工作電壓低（以鋰電池為例，工作電壓 2.5～3.6V），因此，電源芯片的工作電壓較低。
MOS管具有很低的導通電阻，消耗能量較低，在目前流行的高效DC－DC芯片中多采用MOS管作為功率開(kāi)關(guān)。但是由于MOS管的寄生電容大，一般情況下NMOS開(kāi)關(guān)管的柵極電容高達幾十皮法。這對于設計高工作頻率DC－DC轉換器開(kāi)關(guān)管驅動(dòng)電路的設計提出了更高的要求。
在低電壓ULSI設計中有多種CMOS、BiCMOS采用自舉升壓結構的邏輯電路和作為大容性負載的驅動(dòng)電路。這些電路能夠在低于1V電壓供電條件下正常 工作，并且能夠在負載電容1～2pF的條件下工作頻率能夠達到幾十兆甚至上百兆赫茲。本文正是采用了自舉升壓電路，設計了一種具有大負載電容驅動(dòng)能力的， 適合于低電壓、高開(kāi)關(guān)頻率升壓型DC－DC轉換器的驅動(dòng)電路。電路基于Samsung AHP615 BiCMOS工藝設計并經(jīng)過(guò)Hspice仿真驗證，在供電電壓1.5V ，負載電容為60pF時(shí)，工作頻率能夠達到5MHz以上。
MOS管驅動(dòng)電阻怎么選擇,給定頻率,MOS管的Qg和上升沿怎么計算用多大電阻首先得知道輸入電容大小和驅動(dòng)電壓大小,等效為電阻和電容串聯(lián)電路,求出電容充電電壓表達式,得出電阻和電容電壓關(guān)系圖MOS管的開(kāi)關(guān)時(shí)間要考慮的是Qg的,而不是有Ciss,Coss決定,看下面的Data.一個(gè)MOS可能有很大的輸入電容,但是并不代表其導通需要的電荷量Qg就大,Ciss(輸入電容)和Qg是有一定的關(guān)系,但是還要考慮MOS的跨導y.
1 、概述
MOS管的驅動(dòng)對其工作效果起著(zhù)決定性的作用。設計師既要考慮減少開(kāi)關(guān)損耗，又要求驅動(dòng)波形較好即振蕩小、過(guò)沖小、EMI小。這兩方面往往是互相矛盾的，需要尋求一個(gè)平衡點(diǎn)，即驅動(dòng)電路的優(yōu)化設計。驅動(dòng)電路的優(yōu)化設計包含兩部分內容：一是最優(yōu)的驅動(dòng)電流、電壓的波形；二是最優(yōu)的驅動(dòng)電壓、電流的大小。在進(jìn)行驅動(dòng)電路優(yōu)化設計之前，必須先清楚MOS管的模型、MOS管的開(kāi)關(guān)過(guò)程、MOS管的柵極電荷以及MOS管的輸入輸出電容、跨接電容、等效電容等參數對驅動(dòng)的影響。
MOS管的等效電路模型及寄生參數如圖1所示。圖1中各部分的物理意義為：
（1）LG和LG代表封裝端到實(shí)際的柵極線(xiàn)路的電感和電阻。
（2）C1代表從柵極到源端N+間的電容，它的值是由結構所固定的。
（3）C2+C4代表從柵極到源極P區間的電容。C2是電介質(zhì)電容，共值是固定的。而C4是由源極到漏極的耗盡區的大小決定，并隨柵極電壓的大小而改變。當柵極電壓從0升到開(kāi)啟電壓UGS（th）時(shí)，C4使整個(gè)柵源電容增加10%～15%。
（4）C3+C5是由一個(gè)固定大小的電介質(zhì)電容和一個(gè)可變電容構成，當漏極電壓改變極性時(shí)，其可變電容值變得相當大。
（5）C6是隨漏極電壓變換的漏源電容。
MOS管輸入電容（Ciss）、跨接電容（Crss）、輸出電容（Coss）和柵源電容、柵漏電容、漏源電容間的關(guān)系如下：
開(kāi)關(guān)管的開(kāi)關(guān)模式電路如圖2所示，二極管可是外接的或MOS管固有的。開(kāi)關(guān)管在開(kāi)通時(shí)的二極管電壓、電流波形如圖3所示。在圖3的階段1開(kāi)關(guān)管關(guān)斷，開(kāi)關(guān)電流為零，此時(shí)二極管電流和電感電流相等；在階段2開(kāi)關(guān)導通，開(kāi)關(guān)電流上升，同時(shí)二極管電流下降。開(kāi)關(guān)電流上升的斜率和二極管電流下降的斜率的絕對值相同，符號相反；在階段3開(kāi)關(guān)電流繼續上升，二極管電流繼續下降，并且二極管電流符號改變，由正轉到負；在階段4，二極管從負的反向最大電流IRRM開(kāi)始減小，它們斜率的絕對值相等；在階段5開(kāi)關(guān)管完全開(kāi)通，二極管的反向恢復完成，開(kāi)關(guān)管電流等于電感電流。
圖4是存儲電荷高或低的兩種二極管電流、電壓波形。從圖中可以看出存儲電荷少時(shí)，反向電壓的斜率大，并且會(huì )產(chǎn)生有害的振動(dòng)。而前置電流低則存儲電荷少，即在空載或輕載時(shí)是最壞條件。所以進(jìn)行優(yōu)化驅動(dòng)電路設計時(shí)應著(zhù)重考慮前置電流低的情況，即空載或輕載的情況，應使這時(shí)二極管產(chǎn)生的振動(dòng)在可接受范圍內。
柵極電荷QG是使柵極電壓從0升到10V所需的柵極電荷，它可以表示為驅動(dòng)電流值與開(kāi)通時(shí)間之積或柵極電容值與柵極電壓之積?，F在大部分MOS管的柵極電荷QG值從幾十納庫侖到一、兩百納庫侖。
柵極電荷QG包含了兩個(gè)部分：柵極到源極電荷QGS；柵極到漏極電荷QGD—即“Miller”電荷。QGS是使柵極電壓從0升到門(mén)限值（約3V）所需電荷；QGD是漏極電壓下降時(shí)克服“Miller”效應所需電荷，這存在于UGS曲線(xiàn)比較平坦的第二段（如圖5所示），此時(shí)柵極電壓不變、柵極電荷積聚而漏極電壓急聚下降，也就是在這時(shí)候需要驅動(dòng)尖峰電流限制，這由芯睡內部完成或外接電阻完成。實(shí)際的QG還可以略大，以減小等效RON，但是太大也無(wú)益，所以10V到12V的驅動(dòng)電壓是比較合理的。這還包含一個(gè)重要的事實(shí)：需要一個(gè)高的尖峰電流以減小MOS管損耗和轉換時(shí)間。
重要是的對于IC來(lái)說(shuō)，MOS管的平均電容負荷并不是MOS管的輸入電容Ciss,而是等效輸入電容Ceff(Ceff=QG/UGS)，即整個(gè)0
漏極電流在QG波形的QGD階段出現，該段漏極電壓依然很高，MOS管的損耗該段最大，并隨UDS的減小而減小。QGD的大部分用來(lái)減小UDS從關(guān)斷電壓到UGS(th)產(chǎn)生的“Miller”效應。QG波形第三段的等效負載電容是：
在大多數的開(kāi)關(guān)功率應用電路中，當柵極被驅動(dòng)，開(kāi)關(guān)導通時(shí)漏極電流上升的速度是漏極電壓下降速度的幾倍，這將造成功率損耗增加。為了解決問(wèn)題可以增加柵極驅動(dòng)電流，但增加柵極驅動(dòng)上升斜率又將帶來(lái)過(guò)沖、振蕩、EMI等問(wèn)題。優(yōu)化柵極驅動(dòng)設計，正是在互相矛盾的要求中尋求一個(gè)平衡點(diǎn)，而這個(gè)平衡點(diǎn)就是開(kāi)關(guān)導通時(shí)漏極電流上升的速度和漏極電壓下降速度相等這樣一種波形，理想的驅動(dòng)波形如圖6所示。
圖6的UGS波形包括了這樣幾部分：UGS第一段是快速上升到門(mén)限電壓；UGS第二段是比較緩的上升速度以減慢漏極電流的上升速度，但此時(shí)的UGS也必須滿(mǎn)足所需的漏極電流值；UGS第四段快速上升使漏極電壓快速下降；UGS第五段是充電到最后的值。當然，要得到完全一樣的驅動(dòng)波形是很困難的，但是可以得到一個(gè)大概的驅動(dòng)電流波形，其上升時(shí)間等于理想的漏極電壓下降時(shí)間或漏極電流上升的時(shí)間，并且具有足夠的尖峰值來(lái)充電開(kāi)關(guān)期間的較大等效電容。該柵極尖峰電流IP的計算是：電荷必須完全滿(mǎn)足開(kāi)關(guān)時(shí)期的寄生電容所需。
6 應用實(shí)例
在筆者設計的48V50A電路中采用雙晶體管正激式變換電路，其開(kāi)關(guān)管采用IXFH24N50，其參數為：
根據如前所述，驅動(dòng)電壓、電流的理想波形不應該是一條直線(xiàn)，而應該是如圖6所示的波形。實(shí)驗波形見(jiàn)圖7。
7、結論
本文詳細介紹了MOS管的電路模型、開(kāi)關(guān)過(guò)程、輸入輸出電容、等效電容、電荷存儲等對MOS管驅動(dòng)波形的影響，及根據這些參數對驅動(dòng)波形的影響進(jìn)行的驅動(dòng)波形的優(yōu)化設計實(shí)例，取得了較好的實(shí)際效果。
影響MOSFET開(kāi)關(guān)速度除了其本身固有Tr,Tf外,還有一個(gè)重要的參數:Qg (柵極總靜電荷容量).該參數與柵極驅動(dòng)電路的輸出內阻共同構成了一個(gè)時(shí)間參數,影響著(zhù)MOSFET的性能(你主板的MOSFET的柵極驅動(dòng)電路就集成在IRU3055這塊PWM控制芯片內); r6 @0 k" S/ l3 }4 u, r/ W廠(chǎng)家給出的Tr,Tf值,是在柵極驅動(dòng)內阻小到可以忽略的情況下測出的,實(shí)際應用中就不一樣了,特別是柵極驅動(dòng)集成在PWM芯片中的電路,從PWM到MOSFET柵極的布線(xiàn)的寬度,長(cháng)度,都會(huì )深刻影響MOSFET的性能.如果PWM的輸出內阻本來(lái)就不低,加上MOS管的Qg又大,那么不論其Tr,Tf如何優(yōu)秀,都可能會(huì )大大增加上升和下降的時(shí)間
偶認為,BUCK同步變換器中,高側MOS管的Qg比RDS等其他參數更重要,另外,柵極驅動(dòng)內阻與Qg的配合也很重要,一定 程度上就是由它的充電時(shí)間決定高側MOSFET的開(kāi)關(guān)速度和損耗..
看從哪個(gè)角度出發(fā)。電荷瀉放慢，說(shuō)明時(shí)間常數大。時(shí)間常數是Ciss與Rgs的乘積。柵源極絕緣電阻大，說(shuō)明制造工藝控制較好，材料、芯片和管殼封裝的表面雜質(zhì)少，漏電少。時(shí)間常數大，柵源極等效輸入電容也大。柵源極等效輸入電容，與管芯尺寸成正比并與管芯設計有關(guān)。通常，管芯尺寸大，Ron(導通電阻)小、跨導（增益）大。柵源極等效電容大，會(huì )增加開(kāi)關(guān)時(shí)間、降低開(kāi)關(guān)性能、降低工作速度、增加功率損耗。Ciss與電荷注入率成正比，可能還與外加電壓有關(guān)并具有非線(xiàn)性等。以上，均是在相同條件下的對比。從應用角度出發(fā)，同等價(jià)格，多數設計希望選用3個(gè)等效電容（包括Ciss）小的器件。Ciss=Cgd+Cgs，充放電時(shí)間上也有先后，先是Cgs充滿(mǎn)，然后是Cgd.。
聯(lián)系方式：鄒先生
聯(lián)系電話(huà)：0755-83888366-8022
手機：18123972950
QQ：2880195519
聯(lián)系地址：深圳市福田區車(chē)公廟天安數碼城天吉大廈CD座5C1
請搜微信公眾號:“KIA半導體”或掃一掃下圖“關(guān)注”官方微信公眾號
請“關(guān)注”官方微信公眾號:提供 MOS管 技術(shù)幫助
